浮栅闪存器件及其制备方法技术

本发明专利技术实施例公开了一种浮栅闪存器件及其制备方法。该浮栅闪存器件包括衬底和在所述衬底上层叠设置的隧穿氧化层、浮栅、阻挡绝缘层、控制栅，所述衬底上设置有源漏电极区，所述隧穿氧化层位于所述衬底之上；所述浮栅位于所述隧穿氧化层之上；所述阻挡绝缘层位于所述浮栅之上；所述控制栅位于所述阻挡绝缘层之上，其中，所述浮栅内设置有至少一层阻挡层。本发明专利技术实施例提供的浮栅闪存器件及其制备方法，通过在浮栅上设置阻挡层，对电子形成阻挡，减少了电子穿通浮栅的情况的发生，从而改善了闪存器件的编程效率，提高了闪存器件的存储可靠性。

【技术实现步骤摘要】

本专利技术涉及半导体器件领域，具体来说，涉及非易失存储器
，更具体而言，涉及一种浮栅闪 存器件及其制备方法。
技术介绍
非易失性存储器是在断电情况下依然能够保持所存储的数据的存储器，而快闪存储器(简称闪存)因为有着和传统CMOS工艺兼容性好，以及可以多次擦写数据等优点，一直是非易失存储器市场的主流技术，被广泛应用于各种产品中。手机，笔记本电脑，数码相机和固态硬盘等存储及通讯设备中的存储部件一般都是闪存。现在市场上应用最广的闪存是基于掺杂(如硼，磷)的多晶硅栅做浮置栅极与控制栅极的浮栅闪存，其结构如图I所示，衬底11上设置有源漏电极区12，在衬底11上形成有隧穿氧化层13，隧穿氧化层13上形成有浮栅14，浮栅14上形成有阻挡绝缘层15，阻挡绝缘层15上形成有控制栅16。当闪存编程时，适当的电压加在源漏电极区12，控制栅16和衬底11上，电子将会由沟道(图I中未标明)及源漏电极区12穿过浮栅14下方的隧穿氧化层13进入并均匀分布于浮栅14之中。但是随着闪存单元尺寸急剧的减小，浮栅闪存在等比例缩小的过程中遇到巨大的挑战，其中重要的一点就是在浮栅14的厚度减薄之后，电子注入浮栅14后本文档来自技高网...

【技术保护点】
一种浮栅闪存器件，其特征在于，包括衬底和在所述衬底上层叠设置的隧穿氧化层、浮栅、阻挡绝缘层、控制栅，所述衬底上设置有源漏电极区，所述隧穿氧化层位于所述衬底之上；所述浮栅位于所述隧穿氧化层之上；所述阻挡绝缘层位于所述浮栅之上；所述控制栅位于所述阻挡绝缘层之上，其中，所述浮栅内设置有至少一层阻挡层。

【技术特征摘要】

【专利技术属性】
技术研发人员：蔡一茂，武慧薇，梅松，黄如，
申请(专利权)人：北京大学，
类型：发明
国别省市：