本发明专利技术公开了一种采用Ｔ型栅结构的浮栅闪存器件，由下至上依次包括：隧穿氧化层、多晶硅浮栅层和ＯＮＯ层，ＯＮＯ层和多晶硅浮栅层中间被刻蚀成一凹槽，在该凹槽的多晶硅浮栅层侧壁形成栅氧化层，多晶硅覆盖在浮栅上方和该凹槽中，形成Ｔ型栅结构的多晶硅电极。此外，本发明专利技术还公开了上述采用Ｔ型栅结构的浮栅闪存器件的制造工艺方法。本发明专利技术通过栅氧化层和多晶硅层的物理隔离，实现了浮栅闪存单元镜像存储，使存储密度加倍。
【技术实现步骤摘要】
本专利技术涉及一种半导体集成电路器件，尤其涉及一种采用T型栅结构的浮栅闪存 器件；此外，本专利技术还涉及上述采用T型栅结构的浮栅闪存器件的制造工艺方法。
技术介绍
当前工业界主流的闪存器件存储介质分为两种一种是以多晶硅(Poly-Si)作为 电荷存储介质的浮栅器件(Floating Gate FLASH);另一种是以氮化硅(SiN)作为电荷存 储介质的器件(S0N0S FLASH)。 随着市场对高密度存储器产品需求的不断提升，加之研究机构和工业界不断努 力，各种高密度存储的技术被提出并在实际产品中实现。例如，S0N0S器件可以实现单元镜 像存储(Mirror-Bit)，从而实现存储密度加倍。其原理是利用S0N0S器件采用氮化硅作为 存储介质，氮化硅中大量的陷阱可以固定隧穿进入的电荷，通过区分电荷所在的不同位置， 实现对源漏不同状态的读取(如图1)。 另一方面，作为工业界主流存储器件的浮栅闪存器件的存储介质为导电的多晶硅 材料，电荷注入浮栅中后，电荷并不是固定在某个区域，而是均匀分布在浮栅中。因而，常规 的浮栅器件无法实现单元镜像存储，从而限制了存储密度的提升。
技术实现思路
本专利技术要解决的技术问题是提供一种采用T型栅结构的浮栅闪存器件，通过栅氧 化层和多晶硅层的物理隔离，实现了浮栅闪存单元镜像存储，使存储密度加倍。为此，本发 明还提供上述采用T型栅结构的浮栅闪存器件的制造工艺方法。 为解决上述技术问题，本专利技术提供一种采用T型栅结构的浮栅闪存器件，由下至 上依次包括隧穿氧化层、多晶硅浮栅层和0N0层，所述0N0层和多晶硅浮栅层中间被刻蚀 成一凹槽，在该凹槽的多晶硅浮栅层侧壁形成栅氧化层，多晶硅覆盖在浮栅上方和该凹槽 中，形成T型栅结构的多晶硅电极。 所述的隧穿氧化层厚度为50 100埃，所述的多晶硅浮栅层厚度为500 1000 埃，所述的0N0层厚度为50 200埃，所述的T型栅凹槽宽度为10 300nm，所述浮栅上方 的多晶硅栅电极层厚度为1000 2000埃；所述栅氧化层厚度为100埃 200埃。 本专利技术还提供一种采用T型栅结构的浮栅闪存器件的制造工艺方法，包括如下步 骤 (1)由下至上依次淀积隧穿氧化层、多晶硅浮栅层和0N0层； (2)T型栅光刻和刻蚀，这步刻蚀需要刻蚀0N0层和多晶硅浮栅层，停止在隧穿氧 化层，形成凹槽结构； (3)栅氧化，在上述凹槽的多晶硅浮栅侧壁形成栅氧化层； (4)多晶硅淀积，多晶硅覆盖在浮栅上方和上述凹槽中，从而形成T型栅结构； (5)多晶硅光刻和刻蚀，形成多晶硅栅电极。 在步骤(2)和步骤(3)之间增加湿法清洗步骤，清除步骤(2)刻蚀后残留的隧穿 氧化层。 和现有技术相比，本专利技术具有以下有益效果T型栅结构单元的等效电路为两个 浮栅闪存单元和一个普通场效应管的串联(如图4)。 T型栅结构和栅氧化层实现了两侧浮 栅多晶硅的物理隔离，从而达到了镜像存储单元(Mirror-Bit)的物理结构，这和传统的浮 栅器件相比，实现了镜像存储单元，从而使存储密度加倍。附图说明 图1是传统SiN介质S0N0S器件实现单元镜像存储的示意图； 图2是本专利技术采用T型栅结构实现浮栅闪存单元镜像存储的示意图； 图3是本专利技术T型栅结构浮栅闪存单元工艺流程图； 图4是本专利技术T型栅结构浮栅闪存单元等效电路图； 图5是本专利技术T型栅结构浮栅闪存单元的工作原理状态图。 在图1至图5中，1为隧穿氧化层；2为多晶硅浮栅层；3为0N0层；4为栅氧化层； 5为多晶硅电极；6为光阻。具体实施例方式下面结合附图和实施例对本专利技术作进一步详细的说明。 如图2所示，本专利技术采用T型栅结构的浮栅闪存器件，由下至上依次包括隧穿氧 化层(TUN0X)1、多晶硅浮栅层(FLOATING GATE POLY) 2和0N0(氧-氮-氧化物)层3，0N0 层3和多晶硅浮栅层2中间被刻蚀成一凹槽，在该凹槽的多晶硅浮栅层2侧壁形成栅氧化 层4，多晶硅覆盖在浮栅上方和该凹槽中，形成T型栅结构的多晶硅电极5。其主要结构参 数为隧穿氧化层1厚度为50 100埃；多晶硅浮栅层2厚度500 1000埃；0N0层3厚 度50 200埃；T型栅凹槽宽度10 300nm ;多晶硅栅电极层厚度(不包括凹槽厚度) 1000 2000埃；栅氧化层4厚度100埃至200埃。上述结构参数需根据相应的控制和产 能进行优化调整。通过采用该种T型栅结构和栅氧化层，实现两侧浮栅多晶硅的物理隔离， 从而实现了浮栅闪存单元镜像存储，使存储密度加倍。 如图3所示，本专利技术的主要工艺流程包括 第一步，如图3(a)所示，由下至上分别淀积隧穿氧化层(TUN0X)1、多晶硅浮栅层 (FLOATING GATE POLY) 2和0N0 (氧-氮-氧化物)层3。 0N0 (氧-氮-氧化物)层3由 一层氮化物夹在两层二氧化硅材料之间构成，中间的氮化物称为电荷陷阱材料(trapping material)，也称为0N0阻挡层。这步工艺和常规的浮栅器件工艺相同。 第二步，如图3(b)所示，T型栅光刻和刻蚀。这步工艺首先采用通常的旋涂方法 在0N0层3上涂布光阻6，然后曝光显影形成T型栅图形，之后刻蚀0N0层3和多晶硅浮栅 层2，然后停止在隧穿氧化层l，形成凹槽结构。 第三步，如图3(c)所示，Gate OXIDE (栅氧化物)氧化。氧化前的湿法清洗需要清 除之前残留的隧穿氧化层l，同时在多晶硅浮栅侧壁形成栅氧化层(G0X)4，这层栅氧化层4 采用常规的热氧化生长的方法，其作用是实现对注入浮栅电荷的物理隔离。为了防止注入 浮栅的电荷隧穿进入多晶硅栅电极，这层栅氧化层4的厚度需要比较厚，可以控制在100埃至200埃。 第四步，如图3(d)所示，多晶硅(POLY)淀积。多晶硅会覆盖在浮栅上方和凹槽中， 从而形成T型栅结构。 第五步，如图3(e)所示，多晶硅(POLY)光刻和刻蚀，这步工艺首先采用通常的旋 涂方法在第四步形成的T型栅多晶硅上涂布光阻6，然后曝光显影形成多晶硅栅图形，之后 进行刻蚀，最终形成多晶硅电极5。 T型栅结构单元的等效电路为两个浮栅闪存单元和一个普通场效应管的串联(如 图4) 。 T型栅结构和栅氧化层实现了两侧浮栅多晶硅的物理隔离，从而达到了镜像存储单 元(Mirror-Bit)的物理结构，使存储密度加倍。 本专利技术实现的镜像存储单元读写时的工作原理和常规S0N0S镜像单元读写的工 作原理相同，参见图5。具体分析如下 对于图5(a)，电子分布在T型栅多晶硅电极5两侧的多晶硅浮栅2中，这样位#1 和位#2是有电子的状态，对应状态00 ; 对于图5(b)，电子分布在T型栅多晶硅电极5右侧的多晶硅浮栅2中，这样位#1 是无电子状态，位#2是有电子的状态，对应状态10 ; 对于图5(c)，电子分布在T型栅多晶硅电极5左侧的多晶硅浮栅2中，这样位#1 是有电子的状态，位#2是无电子状态，对应状态Ol ; 对于图5 (d)，无电子分布在T型栅多晶硅电极5两侧的多晶硅浮栅2中，对应状态 11。权利要求一种采用T型栅结构的浮栅闪存器件，由下至上依次包括隧穿氧化层、多晶硅浮栅层和ONO层，其特征在于，所述ONO层和多晶硅浮栅层中间被刻蚀成一凹槽，在该凹槽的多晶硅浮栅层侧壁形成栅氧化层本文档来自技高网...
【技术保护点】
一种采用Ｔ型栅结构的浮栅闪存器件，由下至上依次包括：隧穿氧化层、多晶硅浮栅层和ＯＮＯ层，其特征在于，所述ＯＮＯ层和多晶硅浮栅层中间被刻蚀成一凹槽，在该凹槽的多晶硅浮栅层侧壁形成栅氧化层，多晶硅覆盖在浮栅上方和该凹槽中，形成Ｔ型栅结构的多晶硅电极。
【技术特征摘要】
【专利技术属性】
技术研发人员：林钢，杨斌，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。