半导体器件及其形成方法技术

公开了一种半导体器件和制造半导体器件的方法。示例性半导体器件包括半导体衬底，该半导体衬底包括：设置在第一器件区中的第一器件，该第一器件包括第一栅极结构、在该第一栅极结构的侧壁上形成的第一栅极间隔件以及第一源极和漏极部件；以及设置在第二器件区中的第二器件，该第二器件包括第二栅极结构、在该第二栅极结构的侧壁上形成的第二栅极间隔件以及第二源极和漏极部件。该半导体器件还包括设置在第一和第二栅极间隔件上的接触蚀刻终止层(CESL)以及设置在第一和第二源极和漏极部件上的互连结构。该互连结构与第一和第二源极和漏极部件电接触并且与CESL相接触。本发明专利技术提供了半导体器件及其形成方法。

【技术实现步骤摘要】

本专利技术涉及半导体制造，具体而言，涉及。
技术介绍
半导体集成电路(IC)产业经历了快速发展。在IC发展过程中，功能密度(即，每芯片面积上互连器件的数量)大幅增加了而几何尺寸(即，采用制造工艺可以做出的最小的元件(或线))降低。通常这种按比例缩小工艺通过提高生产效率和降低相关成本而带来益处。这种按比例缩小也增加了加工和制造IC的复杂度，因此，为了实现这些进步，需要在IC制造方面的同样发展。例如，随着半导体产业在追求更高的器件密度、更卓越的性能、以及更低的成本方面已经进展到了纳米技术工艺节点，来自制造和设计两者的挑战致使开发出多层集成器件诸如场效应晶体管(FET)。FET器件可以包括具有与下面的层对准的互连件的层间介电层(ILD)。但是，随着继续按比例缩小，已证明与ILD层的互连件对准相当困难。虽然现有的FET器件和制造FET器件的方法大体上足以实现它们的预期目的，但是它们在各个方面尚不是完全令人满意的。
技术实现思路
一方面，本专利技术提供了一种半导体器件，包括:半导体衬底，包括第一器件区、第二器件区以及位于所述第一器件区和所述第二器件区之间的区域；第一器件，设置在所述第一器件区中，所述第一器件包括第一栅极结构、在所述第一栅极结构的侧壁上形成的第一栅极间隔件以及第一源极和漏极部件；第二器件，设置在所述第二器件区中，所述第二器件包括第二栅极结构、 在所述第二栅极结构的侧壁上形成的第二栅极间隔件以及第二源极和漏极部件；接触蚀刻终止层(CESL)，设置在所述第一栅极间隔件和所述第二栅极间隔件上；以及互连结构，设置在所述第一源极和漏极部件以及所述第二源极和漏极部件上，所述互连结构与所述第一源极和漏极部件和所述第二源极和漏极部件电接触并且与设置在所述第一栅极间隔件和所述第二栅极间隔件上的所述CESL相接触。所述的半导体器件还包括:隔离部件，设置在位于所述第一器件区和所述第二器件区之间的区域中；以及层间介电(ILD)层，设置在所述隔离部件上方。所述的半导体器件还包括:硅化物层，设置在所述第一源极和漏极部件以及所述第二源极和漏极部件上，所述硅化物层介于所述第一源极和漏极部件和所述互连结构之间以及所述第二源极和漏极部件和所述互连结构之间。所述的半导体器件还包括:金属阻挡件，设置在所述第一源极和漏极部件和所述第二源极和漏极部件上，所述金属阻挡件介于所述硅化物层和所述互连结构之间。在所述的半导体器件中，所述互连结构跨过位于所述第一器件区和所述第二器件区之间的区域并且与所述第一源极和漏极部件和所述第二源极和漏极部件电接触。在所述的半导体器件中，所述第一器件是N型金属氧化物半导体(NMOS)场效应晶体管(FET)器件，以及其中，所述第二器件是P型金属氧化物半导体(PMOS) FET器件在所述的半导体器件中，所述第一器件和所述第二器件是NMOS FET器件。在所述的半导体器件中，所述第一器件和所述第二器件是PMOS FET器件。另一方面，本专利技术还提供了一种半导体器件，包括:衬底，包括N型金属氧化物半导体(NMOS)器件、P型金属氧化物半导体(PMOS)器件以及将所述NMOS器件和所述PMOS器件分开的浅沟槽隔离(STI)部件，其中，所述NMOS器件包括栅极结构和在该栅极结构的侧壁上形成的栅极间隔件，所述NMOS器件的栅极结构将η型源极和漏极部件分开，并且其中，所述PMOS器件包括栅极结构和在该栅极结构的侧壁上形成的栅极间隔件，所述PMOS器件的栅极结构将P型源极和漏极部件分开；硅化物层，设置在所述η型源极和漏极部件和所述P型源极和漏极部件上；接触蚀刻终止层(CSEL)，设置在所述NMOS器件和所述PMOS器件的栅极间隔件以及所述STI部件上；层间介电(ILD)层，设置在位于所述STI部件上方的所述CESL上；以及互连结构，设置在位于所述η型源极和漏极部件和所述P型源极和漏极部件上方的所述硅化物层上，所述互连结构形成在位于所述NMOS器件和所述PMOS器件的栅极间隔件上的所述CESL上。所述的半导体器件还包括:另一层间介电(ILD)层，设置在位于所述NMOS器件和所述PMOS器件的栅极间隔件上的所述CESL以及位于所述STI部件上方的所述ILD层上；以及另一互连结构，设置在所述互连结构上并且介于所述另一 ILD层之间。所述的半导体器件还包括:另一 NMOS器件，邻近于所述NMOS器件，其中，所述另一NMOS器件包括栅极结构和在该栅极结构的侧壁上形成的栅极间隔件，所述另一 NMOS器件的栅极结构将η型源极和漏极 部件分开；另一硅化物层，形成在所述另一 NMOS器件的η型源极和漏极部件上；以及另一接触蚀刻终止层(CESL)，设置在所述另一 NMOS器件的栅极间隔件上；其中，所述另一 NMOS器件与所述NMOS器件共享所述互连结构的公共互连结构，其中，所述公共互连结构设置在所述另一 NMOS器件的所述另一硅化物层以及所述NMOS器件的所述硅化物层上，其中，所述公共互连结构与设置在所述另一 NMOS器件的栅极间隔件上的所述另一 CESL相接触并且与设置在所述NMOS器件的栅极间隔件上的所述CESL相接触。所述的半导体器件还包括:另一 PMOS器件，邻近于所述PMOS器件，其中，所述另一PMOS器件包括栅极结构和在该栅极结构的侧壁上形成的栅极间隔件，所述另一 PMOS器件的栅极结构将P型源极和漏极部件分开；另一接触蚀刻终止层(CESL)，设置在所述另一PMOS器件的栅极间隔件上；以及另一硅化物层，形成在所述另一 PMOS器件的P型源极和漏极部件上；其中，所述另一 PMOS器件与所述PMOS器件共享所述互连结构的公共互连结构，其中，所述公共互连结构设置在所述另一硅化物层以及所述硅化物层上，其中，所述公共互连结构与设置在所述另一 PMOS器件的栅极结构的栅极间隔件上的所述另一 CESL相接触并且与设置在所述PMOS器件的栅极结构的栅极间隔件上的所述CESL相接触。在所述的半导体器件中，所述互连结构包括选自由铝(Al)、钨(W)、和铜(Cu)组成的组的材料。一种制造半导体器件的方法包括:提供衬底，所述衬底包括第一器件、第二器件以及位于所述第一器件和所述第二器件之间的区域，所述第一器件包括第一栅极结构、第一栅极间隔件以及第一源极和漏极部件，并且所述第二器件包括第二栅极结构、第二栅极间隔件以及第二源极和漏极部件；形成设置在所述第一源极和漏极部件和所述第二源极和漏极部件上的硅化物层；在所述第一器件和所述第二器件的栅极间隔件上以及在位于所述第一器件和所述第二器件之间的区域中形成接触蚀刻终止层(CESL);在位于所述第一器件和所述第二器件之间的区域中的所述CESL上形成层间介电(ILD)层；在位于所述第一源极和漏极部件和所述第二源极和漏极部件上方的所述硅化物层上以及在位于所述第一器件和所述第二器件的栅极间隔件上的所述CESL上形成互连结构。在所述的方法中，通过后栅极工艺形成所述栅极结构，所述后栅极工艺包括去除伪栅极和形成金属栅极。在所述的方法中，通过先栅极工艺形成所述栅极结构。在所述的方法中，位于所述第一器件和所述第二器件之间的区域包括隔离部件。在所述的方法中，所述半导体器件是互补金属氧化物半导体(CMOS)场效应晶体管(FET)器件，其中，所述第本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体衬底，包括第一器件区、第二器件区以及位于所述第一器件区和所述第二器件区之间的区域；第一器件，设置在所述第一器件区中，所述第一器件包括第一栅极结构、在所述第一栅极结构的侧壁上形成的第一栅极间隔件以及第一源极和漏极部件；第二器件，设置在所述第二器件区中，所述第二器件包括第二栅极结构、在所述第二栅极结构的侧壁上形成的第二栅极间隔件以及第二源极和漏极部件；接触蚀刻终止层(CESL)，设置在所述第一栅极间隔件和所述第二栅极间隔件上；以及互连结构，设置在所述第一源极和漏极部件以及所述第二源极和漏极部件上，所述互连结构与所述第一源极和漏极部件和所述第二源极和漏极部件电接触并且与设置在所述第一栅极间隔件和所述第二栅极间隔件上的所述CESL相接触。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：刘家助，陈桂顺，江木吉，吴燿光，吴璧雰，林焕哲，陆晓慈，黄惠琪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：