半导体芯片封装结构制造技术

本实用新型专利技术揭示了一种半导体芯片封装结构，包括：芯片，所述芯片上设置有控制电路；第一电连接件，电性连接所述控制电路；第二电连接件，通过再分布线路电性连接所述第一电连接件；其中，所述再分布线路和所述芯片的表面之间还设有第二绝缘层和第一绝缘层，所述第二绝缘层覆盖所述第一绝缘层，且所述第一绝缘层的介电常数小于所述第二绝缘层的介电常数。与现有技术相比，本实用新型专利技术通过在晶圆封装结构的通孔壁上设置双层绝缘层，提高了芯片的绝缘稳定性及信耐性。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于半导体制造领域，尤其涉及一种半导体芯片封装结构。
技术介绍
晶圆级芯片封装(Wafer Level Chip Size Packaging, WLCSP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片一致。晶圆级芯片尺寸封装技术改变传统封装如陶瓷无引线芯片载具(Ceramic Leadless ChipCarrier)、有机无引线芯片载具(Organic Leadless Chip Carrier)和数码相机模块式的模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基底制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。现有技术中，在晶圆封装结构的芯片表面，覆盖有一气相沉积薄膜层，以作为连接焊垫与晶圆焊球的导电线路的绝缘层。然而，气相沉积薄膜层材质较脆、较硬，对于芯片表面的缓冲作用较小，受到应力容易裂开，使得其绝缘稳定性较差。
技术实现思路
本技术的目的在于提供一种解决上述技术问题的半导体芯片封装结构。其中，本技术一实施方式的半导体芯片封装结构，包括:芯片，所述芯片上设置有控制电路；第一电连接件，电性连接所述控制电路；第二电连接件，通过再分布线路电性连接所述第一电连接件；其特征在于，所述再分布线路和所述芯片的表面之间还设有第二绝缘层和第一绝缘层，所述第二绝缘层覆盖所述第一绝缘层，且所述第一绝缘层的介电常数小于所述第二绝缘层的介电常数。作为本技术的进一步改进，所述第一绝缘层的材质为无机物，所述第二绝缘层的材质为有机绝缘胶。作为本技术的进一步改进，所述第一绝缘层为气相沉积薄膜层，所述第二绝缘层为环氧树脂层。与现有技术相比，本技术通过在晶圆封装结构的通孔壁上设置双层绝缘层，提高了芯片的绝缘稳定性及信耐性。附图说明图1是本技术一实施方式的形成于晶圆上的半导体芯片封装结构的侧视结构示意图；图2是图1的部分放大图；图3是本技术一实施方式的半导体芯片封装方法的流程图；图4是本技术封装方法一实施方式中芯片的部分侧视结构示意图；图5是本技术封装方法一实施方式中芯片与基底粘合后的部分侧视结构示意图；图6是本技术封装方法一实施方式中在芯片焊垫对应处开孔后的部分侧视结构示意图；图7是本技术封装方法一实施方式中在芯片上形成第一绝缘层后的部分侧视结构不意图；图8是本技术封装方法一实施方式中在芯片上形成第二绝缘层后的部分侧视结构不意图；图9是本技术封装方法一实施方式中在芯片上打开第二绝缘层后的部分侧视结构不意图；图10是本技术封装方法一实施方式中在芯片上打开第一绝缘层后的部分侧视结构示意图。具体实施方式以下将结合附图所示的具体实施方式对本技术进行详细描述。但这些实施方式并不限制本技术，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本技术的保护范围内。如图1、2所示，在本技术一实施方式中，在一片晶圆上可形成多个半导体芯片封装结构。每个半导体芯片封装结构均包括设有控制电路102的芯片10，该芯片包括上表面和与该上表面相背的下表面。在该芯片10设有控制电路的102 —面(下表面)覆盖有钝化层103，在该钝化层103内间隔的设置有电性连接所述控制电路的多个焊垫101。所述半导体芯片封装结构还包括再分布线路111。所述再分布线路111上还覆盖有防焊层113。其中，该再分布线路111用于电性连接焊垫101和焊球115。优选地，所述焊球115设置于所述芯片10的上表面上，且与所述焊垫101相对应设置，所述焊球115与对应的焊垫111在芯片的横轴方向上具有距离差，相互相邻的焊球距离比相邻的焊垫距离大。该防焊层113在所述焊球115连接处设置有开口，以暴露其覆盖的再分布线路111，使得焊球115可与再分布线路111电性连接。再分布线路111和所述芯片的表面之间还设有第二绝缘层109和第一绝缘层107，优选地，在本技术的一实施方式中，所述第一绝缘层107覆盖与所述芯片10的上表面及芯片的侧壁上，该第一绝缘层107的材质为无机物，优选地，该第一绝缘层107为气相沉积薄膜层。所述第二绝缘层109采用旋涂或喷涂工艺覆盖于所述第一绝缘层107上，且所述第一绝缘层的介电常数小于所述第二绝缘层的介电常数。该第二绝缘层109材质为有机绝缘胶，优选地，该第二绝缘层109为环氧树脂层。因有机绝缘胶具有一定的弹性，可以有效弥补气相沉积薄膜层材质较脆、较硬，对于芯片表面的缓冲作用较小，受到应力容易裂开的不足，形成一有效缓冲层，提高了所述封装体的绝缘稳定性及信赖性；且有机绝缘胶可使芯片侧壁粗糙的表面平滑，有利于再分布线路的形成。所述封装结构还包括一与所述芯片压合的基底20，其材质可为裸硅片、玻璃、树脂等具有一定厚度和硬度的材料，也可以是厚的胶带。所述基底20的一面涂覆有粘着层201。所述粘着层201的材料为环氧树脂，以将所述基底20与芯片10粘合，使所述粘着层201与所述钝化层103相互接触。结合图3至图10所示，在本技术一实施方式中，适用于晶圆级芯片的封装方法，其包括:如图4所示，提供一设有多个控制电路102的芯片10(在本方法中，该芯片即是晶圆)，该芯片包括上表面和与该上表面相背的下表面；在该芯片的下表面覆盖钝化层103，在该钝化层103内间隔的设置有电性连接所述多个控制电路的多个焊垫101。如图5所示，提供一基底20，其材质可为裸硅片、玻璃、树脂等具有一定厚度和硬度的材料，也可以是厚的胶带。在所述基底20的一面涂覆粘着层201，所述粘着层201的材料为环氧树脂。该方法还包括将所述基底20与芯片10压合，使所述粘着层201与所述钝化层103及焊垫101相互接触。如图6所示，在对应所述焊垫101位置处形成由所述芯片10上表面向下表面延伸并穿透所述芯片10的多个通孔105(即形成半导体芯片封装结构中的芯片侧壁)，具体地，利用研磨技术对芯片的基底的上表面进行研磨减薄，并在芯片的上表面上形成光刻胶层，经过曝光显影工艺后，在光刻胶层上定义出与焊垫位置对应的开口图形，以光刻胶层为掩膜，沿开口图形采用等离子体刻蚀技术从芯片上表面向下表面刻蚀上，直至露出钝化层。所述的对应位置，是在不覆盖金属层和防焊层的情况下，该通孔可暴露所述焊垫101上对应部分钝化层的位置。优选地，该通孔105在所述芯片10上表面的开口形状可为圆形，也可为方形，该通孔内壁与焊垫101间的角度可为锐角、直角或钝角。如图7所示，形成覆盖于所述芯片10上表面、通孔105内壁，及部分钝化层的第一绝缘层107。该部分钝化层是位置位于所述焊垫上方的钝化层。该第一绝缘层107的材质为无机物，优选地，该第一绝缘层107为气相沉积薄膜层。如图8所示，形成覆盖于所述第一绝缘层上的第二绝缘层109。所述第二绝缘层109采用旋涂或喷涂工艺覆盖于所述第一绝缘层107上，且所述第一绝缘层的介电常数小于所述第二绝缘层的介电常数。该第二绝缘层109材质为有机绝缘胶，优选地，该第二绝缘层10本文档来自技高网...

【技术保护点】
一种半导体芯片封装结构，包括：芯片，所述芯片上设置有控制电路；第一电连接件，电性连接所述控制电路；第二电连接件，通过再分布线路电性连接所述第一电连接件；其特征在于，所述再分布线路和所述芯片的表面之间还设有第二绝缘层和第一绝缘层，所述第二绝缘层覆盖所述第一绝缘层，且所述第一绝缘层的介电常数小于所述第二绝缘层的介电常数。

【技术特征摘要】
1.一种半导体芯片封装结构，包括: 芯片，所述芯片上设置有控制电路； 第一电连接件，电性连接所述控制电路； 第二电连接件，通过再分布线路电性连接所述第一电连接件； 其特征在于，所述再分布线路和所述芯片的表面之间还设有第二绝缘层和第一绝缘层，所述第二绝缘层覆盖所述第一绝缘层，且所...

【专利技术属性】
技术研发人员：王之奇，喻琼，王蔚，
申请(专利权)人：苏州晶方半导体科技股份有限公司，
类型：实用新型
国别省市：