具有半导体装置和结构的系统制造方法及图纸

系统包括一个半导体器件。该半导体器件：一个单独的第一结晶硅层，包括初级晶体管、第一对齐标记以及至少一层金属层(用来覆盖单独的第一结晶硅层)。上述金属层主要由铜或铝组成，也可包括少量其它材料；一个单独的第二结晶硅层，覆盖在上述金属层上。单独的第二结晶硅层包含多个二级晶体管，呈大体平行的带状布置。其中，每个条带都包含一部分二级晶体管，这些晶体管沿条带的中心轴线布置，前后一致。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及集成电路(IC)器件和制造工艺的一般领域，特别是多层/三维集成电路(3D IC)器件及制造工艺的一般领域。
技术介绍
众所周知，半导体制造随时间以指数级速度增加器件密度，但是这种改进是有代价的。而每个新工艺技术的掩膜组成本也会以指数级增加。在20年前，一个掩膜组的成本小于2万美元，今天的最新技术掩膜组则通常需要100万美元。这些变化主要给定制产品带来了更大的挑战，定制器件所针对的更小产量和更加单一的市场，使得难以承受不断增加的产品开发成本。定制集成电路可以分为2个细分市场第一个是产品的所有层均为定制的器件。 第二个是产品的部分层是通用层，可以应用于不同的定制产品。第二种产品中，有著名的门阵列，即所有的层均使用通用层直至接触层，由接触层完成硅器件与金属导体的连接，还有就是可编程门阵列(FPGA)，所有层均为通用层。上述器件的通用层几乎全部采用重复排列的结构，称为主片，为一个阵列的形式。逻辑阵列技术即基于通用结构，可以在定制阶段为特定设计进行定制。一个FPGA 的定制通常使用电信号编程完成。对于门阵列，现代的结构通常称为结构化专用集成电路 (或，结构化ASIC)，定制至少本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2009.10.12 US 12/577,532;2010.02.16 US 12/706,520;1.一个半导体器件包括由第一组晶体管、第一组对准标记和至少一个叠加在所述第一个单晶硅层上面的金属层组成的第一个单晶层，其中所述至少一个金属层包括铜或铝；小于2微米厚度并叠加在所述至少一个金属层上方的第二个单晶层，其中所述第二个单晶硅层包括多个水平指向的第二组晶体管。2.根据权利要求1的器件，至少所述第二组晶体管中的一个有一个侧门。3.根据权利要求1的器件，所述第二组晶体管叠加在所述第一组晶体管上。4.根据权利要求1的器件，所述第二组晶体管排列在大致平行的频带内，而每个频带包括以重复模式沿轴的所述第二组晶体管的一部分。5.根据权利要求1的器件，所述器件为移动系统的一部分。6.根据权利要求1的器件，至少所述第二组晶体管的一个叠加在所述第一组晶体管上，而且所述第一个晶体管的至少一个元件以及所述第二组晶体管的至少一个元件根据微影法进行处理。7.根据权利要求1的器件，至少所述第二组晶体管的一个以蚀刻定义。8.根据权利要求1的器件，至少所述第二晶体管的一个为无接点晶体管。9.根据权利要求1的器件，至少所述第二晶体管的一个为凹陷沟道晶体管。10.根据权利要求1的器件，所述一组晶体管...

【专利技术属性】
技术研发人员：兹维·奥尔巴克，布赖恩·克龙奎斯特，伊斯雷尔·拜恩格拉斯，J·L·德容，迪帕克·C·谢卡尔，泽夫·沃尔曼，
申请(专利权)人：莫诺利特斯三DTM有限公司，兹维·奥尔巴克，
类型：
国别省市：