本发明专利技术提供一种晶片封装体及其形成方法，该晶片封装体包括：一基底，具有一上表面及一下表面；多个导电垫，位于该基底的该下表面之下；一介电层，位于所述导电垫之间；一沟槽，自该基底的该上表面朝该下表面延伸；一孔洞，自该沟槽的一底部朝该基底的该下表面延伸，其中该孔洞的一上侧壁倾斜于该基底的该下表面，且该孔洞的一下侧壁或一底部露出部分的所述导电垫；以及一导电层，位于该孔洞之中且电性接触至少一所述导电垫。本发明专利技术不仅可增进结构可靠度，还能增加穿基底导通结构所连接的导电通路。
【技术实现步骤摘要】
本专利技术有关于晶片封装体，且特别是有关于具有穿基底导通结构(through-substrate via, TSV)的晶片封装体。
技术介绍
近来，业界常于晶片封装体中形成穿基底导通结构以实现晶片的尺寸缩小化与多功能化。为进一步增进晶片封装体的功能性，需设法提升与穿基底导通结构连接的导电通路，使晶片封装体在持续缩小化之余，仍能具有高密度的导电通路。此外，业界亦亟需增进穿基底导通结构的结构稳定性
技术实现思路
本专利技术提供一种晶片封装体，包括一基底，具有一上表面及一下表面；多个导电垫，位于该基底的该下表面之下；一介电层，位于所述导电垫之间；一沟槽，自该基底的该上表面朝该下表面延伸；一孔洞，自该沟槽的一底部朝该基底的该下表面延伸，其中该孔洞的一上侧壁倾斜于该基底的该下表面，且该孔洞的一下侧壁或一底部露出部分的所述导电垫；以及一导电层，位于该孔洞之中且电性接触至少一所述导电垫。本专利技术所述的晶片封装体，其中所述导电垫中的一上层导电垫具有至少一开口或沟槽，该开口或该沟槽露出所述导电垫中的一下层导电垫。本专利技术所述的晶片封装体，其中所述导电垫的至少其中之一接近该孔洞的部分的厚度朝远离该孔洞的方向递增。本专利技术所述的晶片封装体，其中该孔洞的底部露出所述导电垫的至少其中之一的上表面。本专利技术所述的晶片封装体，其中该孔洞的侧壁露出所述导电垫的至少其中之一的侧边。本专利技术所述的晶片封装体，还包括一间隔层，设置于所述导电垫之下，其中该孔洞进一步延伸至该间隔层之中。本专利技术所述的晶片封装体，还包括一光电元件，形成于该基底之中。本专利技术所述的晶片封装体，还包括一第二基底，设置于该基底的该下表面之下与所述导电垫之下。本专利技术所述的晶片封装体，还包括一光电元件，形成于该第二基底之中。本专利技术所述的晶片封装体，其中该孔洞进一步延伸至该第二基底之中。本专利技术所述的晶片封装体，还包括一绝缘层，位于该导电层与该第二基底之间。本专利技术所述的晶片封装体，还包括一间隔层，设置于所述第二基底之下，其中该孔洞进一步延伸至该间隔层之中。本专利技术所述的晶片封装体，还包括一绝缘层，位于该导电层与该第二基底之间，且位于该导电层与该间隔层之间。本专利技术所述的晶片封装体，还包括一防焊层，位于该导电层之上，且填满该孔洞。本专利技术提供一种晶片封装体的形成方法，包括提供一基底，该基底具有一上表面及一下表面，其中该基底包括位于该基底的该下表面之下的多个导电垫以及位于所述导电垫之间的介电层；自该基底的该上表面移除部分 的该基底以形成朝所述导电垫延伸的一孔洞；在形成该孔洞之后，自该基底的该上表面移除部分的该基底以形成朝该基底的该下表面延伸的一沟槽，其中该沟槽与该孔洞连接；于该沟槽的侧壁及该孔洞的侧壁与底部上形成一绝缘层；移除部分的该绝缘层及部分的该介电层以露出部分的所述导电垫；以及于该沟槽的侧壁及该孔洞的侧壁与底部上形成一导电层，该导电层电性接触所述导电垫。本专利技术所述的晶片封装体的形成方法，其中在形成该沟槽之后，该孔洞的该侧壁倾斜于该基底的该下表面。本专利技术所述的晶片封装体的形成方法，其中在形成该沟槽之前，该孔洞的该侧壁垂直于该基底的该下表面。本专利技术提供一种晶片封装体的形成方法，包括提供一基底，该基底具有一第一表面及一第二表面，其中该基底包括位于该基底的该第一表面之上的多个导电垫以及位于所述导电垫之间的介电层；于该基底的该第一表面之上所述导电垫及该介电层之上设置一承载基底；自该承载基底的一上表面移除部分的该承载基底以形成朝所述导电垫延伸的一孔洞；在形成该孔洞之后，自该承载基底的该上表面移除部分的该承载基底以形成朝该基底延伸的一沟槽，其中该沟槽与该孔洞连接；于该沟槽的侧壁及该孔洞的侧壁与底部上形成一绝缘层；移除部分的该绝缘层及部分的该介电层以露出部分的所述导电垫；以及于该沟槽的侧壁及该孔洞的侧壁与底部上形成一导电层，该导电层电性接触所述导电垫。本专利技术所述的晶片封装体的形成方法，其中该孔洞延伸进入该基底之中，且该导电层延伸进入该基底之中。本专利技术所述的晶片封装体的形成方法，还包括于该基底与该导电层之间形成一第二绝缘层。本专利技术不仅可增进结构可靠度，还能增加穿基底导通结构所连接的导电通路。附图说明图IA至图IC显示根据本专利技术一实施例的晶片封装体的制程剖面图。图2A至图2C显示根据本专利技术一实施例的晶片封装体的局部放大制程剖面图。图3A至图3C显示根据本专利技术一实施例的晶片封装体的局部放大制程剖面图。图4A至图4B显示根据本专利技术一实施例的晶片封装体的局部放大制程剖面图。图5显示根据本专利技术一实施例的晶片封装体的局部放大剖面图。图6A至图6E显示根据本专利技术实施例的晶片封装体的局部俯视图。图7显示根据本专利技术一实施例的晶片封装体的剖面图。图8至图13显示根据本专利技术一实施例的晶片封装体的制程剖面图。图14A至图14B显示根据本专利技术另一实施例的晶片封装体的制程剖面图。图15A至图15C显示根据本专利技术一实施例的晶片封装体的局部放大制程剖面图。图16A至图16C显示根据本专利技术一实施例的晶片封装体的局部放大制程剖面图。图17A至图17C显示根据本专利技术一实施例的晶片封装体的局部放大制程剖面图。图18A至图18G显示根据本专利技术一实施例的晶片封装体的制程剖面图。图19A至图19F显示根据本专利技术一实施例的晶片封装体的制程剖面图。附图中符号的简单说明如下I :晶圆；3 :晶片；5 :基底；7 :影像感测兀件；9 :导电塾结构；9A、9B、9C :导电垫；10A:主动区；10B :周边电路区；11 :介电层；13 :保护层；15 :接合层；17 :承载晶圆；19 :中间层；21 :间隔层；23 :承载晶圆；25 :穿孔；27 :绝缘层;30、30A :开口 ；32 :导电层；34 :保护层;36、36A、36B、36C :绝缘窗；100A :正面；100B :背面；100 :基底；IOOaUOOb :表面；102、104 :绝缘层；106 :基板;106a :间隔层；106b :透明基板;108、112 :孔洞；110 :导电垫结构;110a、110b、110c :导电垫;113、113a、113b :介电层；114 :导电层；300 :基底；300a、300b :表面；302 :元件区；304 :绝缘层；306 :导电垫结构;308 :间隔层；310 :承载基底;312、312a、312b :孔洞；314 :凹陷；316 :绝缘层；318 :导电层；320 :防焊层；400 :基底；400a,400b :表面；402 :元件区；404 :绝缘层；406 :导电垫结构；407 :承载基底;408 :间隔 层；410 :承载基底；412a、412b :孔洞；414 :凹陷；416、417 :绝缘层；418 :导电层；420 :防焊层;602、604、606 :开口 ；700 :晶片；702 :沟槽；704 :接触孔；A :区域；D、Dl :深度；H :穿孔；SC :切割道；T :沟槽；Θ :角度。具体实施例方式以下将详细说明本专利技术实施例的制作与使用方式。然应注意的是，本专利技术提供许多可供应用的专利技术概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本专利技术的特定方式，非用以限制本专利技术的范围。此外，在不同实施例中可能使用重复的本文档来自技高网...
【技术保护点】
一种晶片封装体，其特征在于，包括：一基底，具有一上表面及一下表面；多个导电垫，位于该基底的该下表面之下；一介电层，位于所述导电垫之间；一沟槽，自该基底的该上表面朝该下表面延伸；一孔洞，自该沟槽的一底部朝该基底的该下表面延伸，其中该孔洞的一上侧壁倾斜于该基底的该下表面，且该孔洞的一下侧壁或一底部露出部分的所述导电垫；以及一导电层，位于该孔洞之中且电性接触至少一所述导电垫。
【技术特征摘要】
【专利技术属性】
技术研发人员：颜裕林，陈键辉，刘沧宇，尤龙生，
申请(专利权)人：精材科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。