【技术实现步骤摘要】
本专利技术涉及到一种新型的基于MOS电容的等离子体工艺损伤测试结构，可以通过测量电容的漏电流、C-V特性曲线和TDDB，来对等离子体工艺中的刻蚀和去胶工艺进行等离子体损伤的检测和评估。
技术介绍
在目前先进的IC制造过程中，等离子工艺被应用于超过20步的关键步骤中，如多晶硅、栅氧化膜、金属线的刻蚀，介质层的淀积，PVD前的预清洗溅射，光刻胶的去胶等。在等离子体工艺中，硅基上的器件通常会直接暴露在等离子环境下。等离子体由放电产出离子和电子。在外加偏压的下，离子向硅片运动，在对衬垫进行溅射的同时促进表面化学反应的发生。但是由于等离子体鞘层、等离子体不均等多种因素的存在，会使得达到表面的电子和离子数目不相等。这样会使得在硅片衬底和表面存在着充电电流，从而会对敏感的栅极·氧化层造成损伤。随着IC制造技术节点到达32nm以以下时，在如道工艺中，闻能尚子入住后的光刻胶表面会在表面形成一层碳化的外壳，而这层外壳特别难于去除。为了达到目的大多采用具有等离子体中的高能离子来轰击光刻胶外壳，这样敏感的栅极氧化层中就会存在充电电流，造成损伤。此外，常规的干法去胶工艺中也存在这去胶过程...
【技术保护点】
一种应用于测量等离子体损伤的带有金属天线结构的MOS电容，包括电极天线、绝缘材料、通孔、多晶硅、栅极和硅衬底。该结构的特性在于一个插指状和方块形状的天线均通过通孔与MOS电容的多晶硅电极相连，可以用来收集轰击到天线上的电子和离子。
【技术特征摘要】
【专利技术属性】
技术研发人员：王守国，赵玲利，贾少霞，韩传宇，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。