一种半导体器件及其形成方法技术

一种半导体器件的形成方法，包括：提供半导体基底，半导体基底表面形成有第一外延层；在第一外延层内形成标识结构；以标识结构为基准，在第一外延层内形成掺杂层；在第一外延层表面形成外延层，第二外延层内形成有标识结构，且与第一外延层内标识结构的位置相对应；以标识结构为基准，在第二外延层内形成掺杂层；其中，所述外延层形成时的工艺温度为900℃-1200℃；和/或，所述外延层形成时的工艺压强为20Torr-40Torr。利用本发明专利技术所提供的方法，能够保证各层外延层内形成的掺杂层在竖直方向上严格对齐，从而避免由于各层外延层内所形成的掺杂层在竖直方向上发生错位，而给半导体器件的击穿电压所带来的影响，提高半导体器件的性能。

【技术实现步骤摘要】
一种半导体器件及其形成方法
本专利技术涉及半导体
，尤其涉及一种半导体器件及其形成方法。
技术介绍
为了提高双极器件和集成电路的性能，通常需要在半导体器件的硅基底表面淀积多个外延层。而在超结技术中，每层外延层形成后，都需要对其进行离子注入，从而在每层外延层内形成三道掺杂层。但是，现有技术中具有超结结构的半导体器件性能较差。在公开号为CN101916729A的中国专利文件中还可以发现更多关于具有超结结构的半导体器件的介绍。
技术实现思路
本专利技术解决的问题是：现有技术中具有超结结构的半导体器件的性能较差。为解决上述问题，本专利技术提供了以下技术方案：一种半导体器件的形成方法，包括：提供半导体基底，所述半导体基底表面形成有第一外延层；在所述第一外延层内形成标识结构；以所述标识结构为基准，在所述第一外延层内形成掺杂层；在所述第一外延层表面形成第二外延层，所述第二外延层内形成有标识结构，且与所述第一外延层内标识结构的位置相对应；以所述标识结构为基准，在所述第二外延层内形成掺杂层；其中，所述外延层形成时的工艺温度为900℃-1200℃；和/或，所述外延层形成时的工艺压强为20Torr-40Torr。优选的，所述标识结构为凹槽。优选的，所述凹槽的横截面形状为规则图形。优选的，所述凹槽在垂直于所述半导体基底方向上的深度为2μm。优选的，以所述标识结构为基准，在所述第二外延层内形成掺杂层具体包括：以所述标识结构为基准，在所述第二外延层上放置图案化的第一掩膜版；以所述第一掩膜版为掩膜，在所述第二外延层上形成图案化的光胶层，使所述标识结构的中心与所述光胶层上和其相对应的图案的中心在一条直线上；以所述图案化的光胶层为掩膜，在所述第二外延层内形成掺杂层。优选的，还包括：在所述第N外延层表面形成第N+1外延层，所述第N+1外延层内形成有标识结构，且与所述第N外延层内标识结构的位置相对应；以所述标识结构为基准，在所述第N+1外延层内形成掺杂层；其中，N不小于2，且所述外延层形成时的工艺温度为900℃-1200℃；和/或，所述外延层形成时的工艺压强为20Torr-40Torr。一种半导体器件，包括：半导体基底，所述半导体基底表面形成有第一外延层；位于所述第一外延层内的标识结构和掺杂层；位于所述第一外延层表面的第二外延层，所述第二外延层内具有标识结构，且与所述第一外延层内标识结构的位置相对应；位于所述第二外延层内的掺杂层；其中，所述外延层形成时的工艺温度为900℃-1200℃；和/或，所述外延层形成时的工艺压强为20Torr-40Torr。优选的，所述标识结构为凹槽。优选的，所述凹槽的横截面形状为规则图形。优选的，所述凹槽在垂直于所述半导体基底方向上的深度为2μm。优选的，还包括：位于所述第N外延层表面的第N+1外延层，所述第N+1外延层内具有标识结构，且与所述第N外延层内标识结构的位置相对应；位于所述第N+1外延层内的掺杂层；其中，N不小于2，且所述外延层形成时的工艺温度为900℃-1200℃；和/或，所述外延层形成时的工艺压强为20Torr-40Torr。与现有技术相比，本专利技术具有以下优点：本专利技术所提供的半导体器件形成方法中，每层外延层内都形成有标识结构，所述标识结构在相应各层外延层内的具体位置相对应，且所述外延层形成时的工艺温度为900℃-1200℃；和/或，所述外延层形成时的工艺压强为20Torr-40Torr，使得所述外延层中的硅原子在形成过程中，有足够的反应能量和/或反应时间弛豫到稳定的位置，从而使得各层外延层内标识结构在形成过程中不会发生变形，进而使得在以所述标识结构为基准，在各层外延层内形成的掺杂层在竖直方向上严格对齐，不会发生错位，避免了由于各层外延层内所形成的掺杂层在竖直方向上发生错位，而给半导体器件的击穿电压所带来的影响，提高了所述半导体器件的性能。附图说明图1是本专利技术实施例所提供的半导体器件形成方法的流程示意图；图2-5是本专利技术实施例所提供的半导体器件形成方法的剖面示意图。具体实施方式正如
技术介绍
部分所述，现有技术中具有超结结构的半导体器件的性能较差。专利技术人研究发现，这是因为在制作外延层时，所述外延层中的硅原子沿着（111）晶面的生长速度，相较于所述硅原子沿（100）晶面的生长速度较慢，从而导致所述外延层中的标识结构在形成的过程中发生变形，进而导致在以所述标识结构为基准，对所述外延层进行离子注入时的注入位置发生偏移，使得在各层外延层内形成的掺杂层发生错位，影响所述半导体器件的击穿电压，降低所述半导体器件的性能。进一步，专利技术人还研究发现，所述外延层在形成过程中，在所述标识结构的拐角处，由于相邻硅原子之间的相互作用力，也会导致所述标识结构在形成过程中发生变形，从而导致在以所述标识结构为基准，对所述外延层进行离子注入时的注入位置发生偏移，使得在各层外延层内形成的掺杂层发生错位，影响所述半导体器件的击穿电压，降低所述半导体器件的性能。有鉴于此，本专利技术提供了一种半导体器件的形成方法，包括：提供半导体基底，所述半导体基底表面形成有第一外延层；在所述第一外延层内形成标识结构；以所述标识结构为基准，在所述第一外延层内形成掺杂层；在所述第一外延层表面形成第二外延层，所述第二外延层内也形成有标识结构，且与所述第一外延层内标识结构的位置相对应；以所述标识结构为基准，在所述第二外延层内形成掺杂层；其中，所述外延层形成时的工艺温度为900℃-1200℃；和/或，所述外延层形成时的工艺压强为20Torr-40Torr。相应的，本专利技术还提供了一种利用上述形成方法所形成的半导体器件，所述半导体器件包括：半导体基底，所述半导体基底表面形成有第一外延层；位于所述第一外延层内的标识结构和掺杂层；位于所述第一外延层表面的第二外延层，所述第二外延层内具有标识结构，且与所述第一外延层内标识结构的位置相对应；位于所述第二外延层内的掺杂层；其中，所述外延层形成时的工艺温度为900℃-1200℃；和/或，所述外延层形成时的工艺压强为20Torr-40Torr。由上可知，本专利技术所提供的半导体器件形成方法中，第一外延层和第二外延内都形成有标识结构，所述标识结构在相应第一、第二外延层内的具体位置相对应，且所述第一外延层和第二外延层形成时的工艺温度为900℃-1200℃；和/或，所述第一外延层和/或第二外延层形成时的工艺压强为20Torr-40Torr，使得所述外延层中的硅原子在形成过程中，有足够的反应能量和/或反应时间弛豫到稳定的位置，从而使得各层外延层内标识结构在形成过程中不会发生变形，进而使得在以所述标识结构为基准，在各层外延层内形成的掺杂层在竖直方向上严格对准，不会发生错位，避免了由于各层外延层内所形成的掺杂层在竖直方向上发生错位，而给半导体器件的击穿电压所带来的影响，提高了所述半导体器件的性能。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和实施例对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，因此本专利技术不受下面公开的具体实施例的限制。实施例一：如图1所示，本专利技术实施例所提供的半导体器件形成方法，包括：S101：如图2所示，提供半导体基底本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括：提供半导体基底，所述半导体基底表面形成有第一外延层；在所述第一外延层内形成标识结构；以所述标识结构为基准，在所述第一外延层内形成掺杂层；在所述第一外延层表面形成第二外延层，所述第二外延层内形成有标识结构，且与所述第一外延层内标识结构的位置相对应；以所述标识结构为基准，在所述第二外延层内形成掺杂层；其中，所述外延层形成时的工艺温度为900℃？1200℃；和/或，所述外延层形成时的工艺压强为20Torr？40Torr。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供半导体基底，所述半导体基底表面形成有第一外延层；在所述第一外延层内形成标识结构；以所述标识结构为基准，在所述第一外延层内形成掺杂层；在所述第一外延层表面形成第二外延层，所述第二外延层内形成有第一标识结构，且与所述第一外延层内标识结构的位置相对应；所述第一标识结构与所述第二外延层同时形成；以所述第一标识结构为基准，在所述第二外延层内形成掺杂层；其中，所述外延层形成时的工艺温度为900℃-1200℃；和/或，所述外延层形成时的工艺压强为20Torr-40Torr。2.如权利要求1所述的形成方法，其特征在于，所述标识结构为凹槽。3.如权利要求2所述的形成方法，其特征在于，所述凹槽的横截面形状为规则图形。4.如权利要求2所述的形成方法，其特征在于，所述凹槽在垂直于所述半导体基底方向上的深度为2μm。5.如权利要求1所述的形成方法，其特征在于，以所述第一标识结构为基准，在所述第二外延层内形成掺杂层包括：以所述第一标识结构为基准，在所述第二外延层上放置图案化的第一掩膜版；以所述第一掩膜版为掩膜，在所述第二外延层上形成图案化的光胶层，使所述第一标识结构的中心与所述光胶层上和其相对应的图案的中心在一条直线上；以所述图案化的光胶层为掩膜，在所述第二外延层内形成掺杂层。6.如权利要求1所述的形成方法，其特征在于，还包括：在第N外延层表面形成第N+1外延层，所述第N+1外延层内形成有第N标识结构，且...

【专利技术属性】
技术研发人员：贾璐，黄锦才，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：