光电子器件制造技术

本发明专利技术提出一种光电子器件，所述光电子器件具有：半导体本体（1），所述半导体本体具有外延层序列（2）；由半导体材料制成的载体衬底（6），所述载体衬底借助于焊层（7）与半导体本体（1）连接并且具有贯通接触部（9a、9b）。载体衬底（6）具有表面掺杂区（14），所述表面掺杂区沿着朝向半导体本体（1）的第一主面（11）延伸。表面掺杂区（14）具有p型区域（14a）和邻接于其的n型区域（14b），在所述p型区域和所述n型区域之间构造有pn结（16）。n型区域（14b）经由焊层（7）的第一部分区域（7a）电连接到外延层序列（2）的p掺杂的区域（3）上，并且p型区域（14a）经由焊层（7）的第二部分区域（7b）电连接到外延层序列（2）的n型区域（5）上，以至于在表面掺杂区（14）中的pn结（16）构成用于半导体本体（1）的保护二极管。

【技术实现步骤摘要】
【国外来华专利技术】
本申请涉及一种光电子器件，所述光电子器件具有半导体本体和借助于焊层与半导体本体连接的载体衬底。
技术介绍
本专利申请要求德国专利申请102010027679. O的优先权，其公开内容以参引的方式并入本文。
技术实现思路
·本专利技术的目的在于，提出一种改进的光电子器件，其中半导体本体借助于焊层与载体衬底连接，其中光电子器件的特征在于相对于短路和/或静电放电(ESD-Electrostatic Discharge)的低的敏感度，并且可比较简单地制造。所述目的通过根据独立权利要求1所述的光电子器件得以实现。本专利技术的有利的设计方案和改进方案是从属权利要求的主题。根据一个实施形式，光电子器件具有半导体本体，所述半导体本体具有带有适于产生辐射的有源层的外延层序列。此外，光电子器件具有载体衬底，所述载体衬底借助于焊层与半导体本体连接。光电子器件的载体衬底有利地由半导体材料制成。载体衬底有利地具有第一贯通接触部和第二贯通接触部，所述第一贯通接触部和第二贯通接触部分别从载体衬底的朝向半导体本体的第一主面被引导至载体衬底的背离半导体本体的第二主面。由于载体衬底的经由焊层与半导体本体连接的第一主面的贯通接触部被引导至载体衬底的相对置的第二主面，光电子器件能够在载体衬底的第二主面上有利地设有电端子。通过例如将第一贯通接触部借助焊层与电路板的第一带状导线连接和将第二贯通接触部借助焊层与电路板的第二带状导线连接，光电子器件尤其能够在载体衬底的第二主面上与电路板的带状导线连接。因此，光电子器件能够有利地进行表面贴装。外延层序列有利地具有P掺杂的半导体区域和η掺杂的半导体区域，其中第一贯通接触部经由焊层的第一部分区域与P掺杂的半导体区域导电地连接，并且第二贯通接触部经由焊层的第二部分区域与η掺杂的半导体区域导电地连接。载体衬底有利地具有表面掺杂区，所述表面掺杂区沿着第一主面延伸。因此，表面掺杂区设置在载体衬底的朝向半导体本体的表面上。表面掺杂区有利地具有包含P掺杂材料的P型区域。此外，表面掺杂区具有邻接于P型区域的η型区域，以至于在P型区域和η型区域之间构造有ρη结。η型区域既包含η掺杂材料，也包含P掺杂材料。有利地，η型区域具有比P掺杂材料更高浓度的η掺杂材料，以至于所述η型区域总体上是η型的。η型区域电连接到焊层的第一部分区域上，并且P型区域电连接到焊层的第二部分区域上。因为焊层的第一部分区域与P掺杂的半导体区域导电地连接，并且焊层的第二部分区域与η掺杂的半导体区域导电地连接，因此在表面掺杂区中的ρη结构成用于半导体本体的保护二极管。因此，在表面掺杂区中的ρη结相对于半导体本体的ρη结反并联地接通。构造在表面掺杂区中的保护二极管保护半导体本体免受静电放电。通过静电放电触发的在半导体本体的截止方向上的电压脉冲由穿过在载体衬底的表面掺杂区中的ρη结的电流导出。表面掺杂区的特征特别是在于，表面掺杂区能够比较简单地制造。表面掺杂区尤其能够通过在第一步骤中将在载体衬底的第一主面上的P掺杂材料整面地扩散到或植入表面中来制造。因此，在已制成的光电子器件中，除了贯通接触部以外，表面掺杂区优选沿着载体衬底的整个主面延伸。在表面掺杂区中能够通过借助于掩膜将η掺杂材料植入或扩散到预先制成的P型区域的部分区域中产生η型区域。在此，η掺杂材料的植入和扩散如下进行，使得η掺杂材料的浓度大于P掺杂材料的浓度，以至于在所述区域中的半导体材料总体上是η型的。η型区域优选具有5 μ m至20 μ m的宽度。在此，所述宽度理解为在平行于载体衬底的第一主面的方向上的延展。光电子器件的载体衬底优选是硅衬底或锗衬底。由半导体材料制成的载体衬底相对于例如由陶瓷制成的载体衬底具有下述优点，即能够借助标准化的半导体工艺比较简单地并且低成本地加工所述载体衬底。尤其能够通过构造表面掺杂区，以低的制造耗费生产用于半导体本体的保护二极管。载体衬底的厚度优选在ΙΟΟμπ!和150 μ m之间，包括边界值。 表面掺杂区优选具有在O. 5μπι至4μπι之间的深度。因此，表面掺杂区从载体衬底的第一主面延伸到载体衬底中0.5 μ m至4 μ m。因此，表面掺杂区的深度有利地明显小于载体衬底的厚度。表面掺杂区优选具有大于IO18CnT3的自由载流子的浓度。自由载流子的浓度尤其能够在IO18CnT3和IO21CnT3之间。在表面掺杂区外，载体衬底优选具有小于IO16CnT3的自由载流子的浓度。尤其使用特别是非掺杂的硅衬底或锗衬底的非掺杂半导体衬底作为载体衬底。在表面掺杂区外的载体衬底的电阻率优选为大于200 Ω cm。由于低的载流子浓度和在表面掺杂区外的载体衬底的由此限定的比较大的电阻率，在表面掺杂区外的载体衬底作用为电绝缘体。这具有的优点是，载体衬底能够具有未覆层的侧壁。载体衬底的侧壁尤其不必用电绝缘层钝化。这可能在由导电材料制成的载体衬底中是需要的，因为否则在载体衬底的侧壁上可能存在短路的危险。当贯通接触部在载体衬底的第二主面上借助于焊接连接例如与电路板的带状导线连接时，尤其存在短路的危险。在所述情况下可能的是，焊剂在焊接过程中上升至载体衬底的侧壁处，以至于在由导电材料制成的载体衬底中可能导致短路。通过在表面掺杂区外的载体衬底是非掺杂的，并且因此具有优选大于200 Ω cm的低的电阻率和优选小于IO16CnT3的低的载流子浓度，而有利地降低了所述危险。在将4V的电压施加到载体衬底的通过贯通接触部构成的背侧的触点上时的漏电流优选为小于I μ A。在一个优选的设计方案中，在载体衬底的第一主面上的俯视图中来看，η型区域围绕第一裂口环形地设置。因此，在这种情况下，η型区域构造为圆柱形，其中圆柱形的高度相当于表面掺杂区的深度，优选为O. 5 μ m至4. O μ m，并且圆柱形的壁厚相当于η型区域的宽度，优选为5 μ m至20 μ m。在另一有利的设计方案中，P型区域包含P+型区域，其中“P.型区域”理解为具有比剩余的P型区域更高的P掺杂材料的浓度的P型区域。在P+型区域中的掺杂材料浓度优选为至少l*102°cnr3。在所述设计方案中，焊层的第二部分区域在P+型区域中连接到P型区域上。焊层的第二部分区域例如能够借助于金属化接触部连接到P+型区域上，其中剩余的P型区域通过电绝缘层与焊层分开。由于在P+导电区域中的高的掺杂材料浓度，有利地获得在半导体材料和金属化接触部之间的分界面上的更小的接触电阻。 焊层的第一部分区域优选借助于另一金属化接触部连接到η型区域上，并且借助于电绝缘层与剩余的表面掺杂区电绝缘。在载体衬底的第一主面上的俯视图中来看，P+型区域优选围绕第一贯通接触部环形地设置，更确切地说，优选的是，使得环形的P+型区域具有比环形的η型区域更大的半径。因此，环形的P+区域设置在环形的η型区域外。在环形的η型区域和环形的P+型区域之间能够设置有剩余的P型区域的一部分。因此，构造为保护二极管的ρη结设置在环形的η型区域的外表面上。η型区域的环形构造具有的优点是，能够以小的制造耗费制造具有比较大的面积的ρη结。因此，这样制造的保护二极管具有高的载流能力。附图说明下面，结合图1至3借助于一个实施例来详细阐述本专利技术。附图示出图1示出穿过根据一个实施例的光电子器件的横截面的示意图；图2示出在所述实施例中本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.07.20 DE 102010027679.01.光电子器件，具有半导体本体(1)，所述半导体本体具有带有适于产生辐射的有源层(4)的外延层序列(2);以及由半导体材料制成的载体衬底(6)，所述载体衬底借助于焊层(7 )与所述半导体本体(I)连接， 其中， -所述载体衬底(6)具有第一贯通接触部(9a)和第二贯通接触部(％)，所述第一贯通接触部和所述第二贯通接触部分别从所述载体衬底(6)的朝向所述半导体本体(I)的第一主面(11)被引导到所述载体衬底(6 )的背离所述半导体本体(I)的第二主面(12 )， -所述外延层序列(2)具有P掺杂的半导体区域(3)和η掺杂的半导体区域(5)，其中，所述第一贯通接触部(9a)经由所述焊层(7)的第一部分区域(7a)与所述P掺杂的半导体区域(3)导电地连接，并且所述第二贯通接触部(9b)经由所述焊层的第二部分区域(7b)与所述η掺杂的半导体区域(5)导电地连接， -所述载体衬底(6)具有表面掺杂区(14)，所述表面掺杂区沿着所述第一主面(11)延伸， -所述表面掺杂区(14)具有P型区域(14a)，所述P型区域包含P掺杂材料， -所述表面掺杂区(14)具有邻接于所述P型区域(14a)的η型区域(14b)，所述η型区域既包含η掺杂材料也包含P掺杂材料，以至于在所述P型区域(14a)和所述η型区域(14b)之间构造有pn结(16), -所述η型区域(14b)电连接到所述焊层(7)的所述第一部分区域(7a)上，并且所述p型区域(14a)电连接到所述焊层(7)的所述第二部分区域(7b)上，以至于在所述表面掺杂区(14)中的所述pn结(16)构成用于所述半导体本体(I)的保护二极管。2.根据权利要求1所述的光电子器件， 其中，除了贯通接触部(9a、9b)以外，所述表面掺杂区(14)沿着所述载体衬底(6)的整个所述第一主面...

【专利技术属性】
技术研发人员：卢茨·赫佩尔，
申请(专利权)人：欧司朗光电半导体有限公司，
类型：
国别省市：