具有穿过衬底通路(TSV)的半导体结构及其形成方法技术

一种半导体器件结构(10)包括衬底(12)，所述衬底具有第一浓度和第一导电类型的背景掺杂。穿过衬底通路(TSV)(46)穿过所述衬底。半导体器件(20-30)耦合到衬底上第一侧的TSV。掺杂区域具有大于第一浓度的第二浓度和第一导电类型的掺杂。

【技术实现步骤摘要】

本专利技术一般涉及半导体工艺，更准确地，涉及具有穿过衬底通路(TSV)的半导体结构及其形成方法。
技术介绍
在当前的半导体技术中，穿过衬底通路(TSV)可用于提供从集成电路衬底顶部到集成电路衬底背面的连接路径。这允许到集成电路的背面连接。例如，TSV可用于制造到地的背面连接。附图说明通过举例的方式示出了本专利技术，但本专利技术不限于附图，其中同样的标注符号表明相同的部件。为了简单和清晰而示出了附图的部件，其并不一定是按比例描绘的。图1示出了根据本专利技术一个实施例的工艺最初阶段的半导体结构的截面图。图2示出了根据本专利技术一个实施例的工艺随后阶段的图1的半导体结构的截面图。图3示出了根据本专利技术一个实施例的工艺随后阶段的图2的半导体结构的截面图。图4示出了根据本专利技术一个实施例的工艺随后阶段的图3的半导体结构的截面图。图5示出了根据本专利技术一个实施例的工艺随后阶段的图4的半导体结构的截面图。图6示出了根据本专利技术一个实施例的工艺随后阶段的图5的半导体结构的截面图。图7示出了根据本专利技术一个实施例的工艺随后阶段的图6的半导体结构的截面图。图8示出了根据本专利技术一个实施例的工艺随后阶段的图7的半导体结构的截面图。图9示出了根据本专利技术一个实施例的工艺随后阶段的图8的半导体结构的截面图。图10示出了根据本专利技术一个实施例的工艺随后阶段的图4的半导体结构的截面图。图11示出了根据本专利技术一个实施例的工艺随后阶段的图10的半导体结构的截面图。图12示出了根据本专利技术一个实施例的PIN结构的3维形式。图13示出了根据本专利技术一个实施例的具有传输线的PIN结构的3维形式。图14示出了根据本专利技术一个实施例的具有感应线圈的PIN结构的3维形式。具体实施例方式在本专利技术的一个实施例中，TSV被用于提供从衬底顶部上的器件到衬底背面的路径，例如背面接地。该器件可以是用于高压应用的LDMOS器件，例如RF或者功率放大器应用。LDMOS器件由于其高击穿电压而可用于这样的高压应用。在一个实施例中，TSV用于提供到LDMOS器件的源极的背面接地连接。在一个实施例中，大于或等于20伏特的高电压被施加到LDMOS器件的漏极。然而， 当高电压施加到器件的漏极并且源极接地，可以观察到大的漏极漏泄电流。该漏极漏泄电流取决于施加的漏极电压和LDMOS器件的漏极区到TSV的接近程度以及杂质浓度。在高密度设计中，要求LDMOS器件和TSV之间的间隔能够减少该漏极泄漏，但是这样的间隔很大。因此，在一个实施例中，沿着TSV的侧壁形成重掺杂区域，以便改变TSV和衬底之间金属-半导体接触分界面的物理性质，这导致了减小的漏极漏泄电流并且提前杜绝了反偏压漏极-源极结击穿。用这样的方式，不必改变现有的TSV间隔要求。此外，其他类型的器件(除LDMOS器件之外)可以使用这些TSV用于背面连接(例如背面接地连接)。例如，沿着TSV侧壁形成的重掺杂区域允许建立类似于PIN 二极管的本征区(“I”区)的大的耗尽区。可以利用该PIN结构形成用于各种类型器件(例如高频无源器件)的低损耗衬底，如果利用适当的阴极设计(其中阴极设计包括与沿着TSV侧壁的重掺杂区域的导电类型相反的导电类型的掺杂区域)。图1示出了具有衬底12和形成在衬底12的顶表面中和顶表面上的LDMOS器件16的半导体结构10的横截面图。注意，LDMOS器件16还可以称为LDMOS晶体管。LDMOS器件16包括形成在衬底12顶表面上的栅极14，其中栅极14具有第一侧壁和与第一侧壁相对的第二侧壁。LDMOS器件16包括衬底12顶表面中的掺杂区域18，其横向地从栅极14下的栅极14第二侧壁延伸并且继续从栅极14的第一侧壁在第一方向上横向地延伸。LDMOS器件16还包括衬底12顶表面中的掺杂区域20，其从栅极14的第二侧壁在第二方向上横向地延伸。LDMOS器件16还包括衬底12顶表面中的掺杂区域24和衬底12顶表面中横向邻近掺杂区域24的掺杂区域22，其中掺杂区域24从栅极14的第一侧壁在第一方向上横向地延伸(不在栅极14下延伸)。掺杂区域22和24位于掺杂区域18中，其中掺杂区域18比掺杂区域24延伸更深入衬底12以及掺杂区域22比掺杂区域18延伸更深入衬底12。LDMOS器件16还包括衬底12顶表面中掺杂区域20中的掺杂区域26。掺杂区域20比掺杂区域26延伸更深入衬底12。掺杂区域26与栅极14的第二侧壁横向地间隔开。在一个实施例中，其与栅极14的距离范围为I到6微米。与栅极14的横向距离是决定LDMOS器件16击穿电压的其中一个因素。LDMOS器件16的源区30包括掺杂区域18和24，并且与栅极14的一侧对准，LDMOS器件16的漏极区28包括掺杂区域20和26。掺杂区域22可以被称为LDMOS器件16的体连接。在一个实施例中,衬底12是娃。衬底12具有第一浓度和第一导电类型的背景掺杂。在一个实施例中，利用P型掺杂剂很轻地掺杂衬底12，因此具有背景掺杂P—。在一个实施例中，LDMOS器件16是形成在P型衬底中的N型器件。在本实施例中，掺杂区域24和26可以具有N+导电性，掺杂区域18可以具有P导电性，以及掺杂区域22可以具有P+导电性。掺杂区域20可以被称为轻掺杂漏极延伸区或者漂移区。掺杂区域18可以被称为横向扩散的P阱或PHV区域。此外，在一个实施例中，代替P—，衬底12可以具有N—的导电性。因为衬底12是很轻掺杂的，所以衬底12具有高的电阻率。图2示出了在形成层间电介质材料层(ILD) 32和掩模层34之后的图1的半导体结构的横截面图。在一个实施例中，ILD层32是毯式沉积在衬底12顶表面上并且随后被平坦化(例如通过化学机械抛光CMP)的电介质层。掩模层34可以是硬掩模层，例如氮化物层，以及可以毯式沉积在ILD层32上。图3示出了形成穿过掩模层34和ILD层32的开口 36之后的图2的半导体结构10的横截面图。在一个实施例中，在掩模层34上形成图案化的掩模层，例如图案化的光致抗蚀剂层，利用图案化的掩模层进行蚀刻 以形成开口 36。可以随后去除图案化的掩模层。图4示出了开口 36延伸进入衬底12的图3的半导体结构10的横截面图。在一个实施例中，利用作为掩模的掩模层34中的开口 36进行蚀刻，以延伸开口 36穿过大部分衬底12。例如，在一个实施例中，开口 36至少延伸进入衬底1270微米。注意，开口 36还没有延伸全部穿到衬底12的背面。此外，开口 36是将用于形成TSV的开口。图5示出了图4的半导体结构10的如下横截面图，其中进行有角度注入38以得到沿着开口 36侧壁的掺杂区域40。注入区域40可以被称为TSV耗尽势垒层。在所示的实施例中，有角度注入38可以包括一系列有角度注入，以将掺杂剂引入开口 36的侧壁。掺杂区域40的进入开口 36的深度和沿着开口 36侧壁的厚度取决于注入的参数，例如掺杂剂类型、掺杂剂剂量和掺杂能量。在一个实施例中，从衬底12顶表面起测量，掺杂区域40延伸进入衬底12至少20微米。在一个实施例中，掺杂区域40沿着开口 36侧壁的厚度范围为O.1到O. 2微米，并且随着其延伸更深地进入开口 36呈锥形。掺杂区域40是重掺杂的P型区域(例如P+区域)，具有大于衬底12的背景掺杂浓度的掺杂浓度。例如，掺杂区域40的本文档来自技高网...

【技术保护点】
一种半导体器件结构，包括衬底，所述衬底具有第一浓度和第一导电类型的背景掺杂，所述半导体器件结构包括：穿过衬底通路TSV，其穿过所述衬底；位于衬底的第一侧上的器件，其中所述器件具有第二导电类型的第一掺杂区域；围绕所述TSV的第二掺杂区域，其中所述第二掺杂区域具有大于第一浓度的第二浓度和第一导电类型的掺杂。

【技术特征摘要】
2011.10.24 US 13/279,7761.一种半导体器件结构，包括衬底，所述衬底具有第一浓度和第一导电类型的背景掺杂，所述半导体器件结构包括 穿过衬底通路TSV，其穿过所述衬底； 位于衬底的第一侧上的器件，其中所述器件具有第二导电类型的第一掺杂区域； 围绕所述TSV的第二掺杂区域，其中所述第二掺杂区域具有大于第一浓度的第二浓度和第一导电类型的掺杂。2.如权利要求1的半导体器件结构，其中所述器件是耦合到所述TSV的横向扩散MOS (LDMOS)晶体管。3.如权利要求2的半导体器件结构，其中所述LDMOS晶体管具有耦合到所述TSV的第一导电类型的体连接。4.如权利要求3的半导体器件结构，其中所述第二掺杂区域在所述衬底中延伸到的深度位于所述体连接的深度之下。5.如权利要求3的半导体器件结构，其中所述第一掺杂区域是邻近所述体连接的LDMOS晶体管的源极。6.如权利要求5的半导体器件结构，其中所述LDMOS晶体管具有栅极并且所述源极对准所述栅极的一侧。7.如权利要求1的半导体器件结构，其中所述第二掺杂区域直接接触所述TSV。8.如权利要求1的半导体器件结构，其中所述第一掺杂区域包括延伸到低于所述衬底第一侧的第一深度的LDMOS晶体管的漂移区，所述第二掺杂区域延伸到低于所述衬底第一侧的第二深度，所述第二深度大于所述第一深度。9.如权利要求8的半导体器件结构，其中所述第二深度不小于第一深度的十倍。10.如权利要求1的半导体器件结构，其中所述第一掺杂区域环绕所述TSV。11.如权利要求1的半导体器件结构，其中所述第二浓度超过第一浓度大于一百倍。12.如权利要求11的半导体器件结构，其中所述第二浓度超过第一浓度大于一万倍。13.如权利要求12的半导体器件结构，其中所述LDMOS晶体管具有延伸到低于所述衬底第一侧的第一深度的漂移区，所述掺杂区域延伸到低于所述...

【专利技术属性】
技术研发人员：T·B·涛，J·E·卡亚斯，H·A·鲁尔达，P·W·桑德斯，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：