通孔组件模块及其形成方法技术

本发明专利技术公开了一种独立的通孔组件(TAV)模块，所述模块包括衬底，以及从所述衬底的表面延伸进入所述衬底的导电通孔。所述TAV模块没有与所述导电通孔的每一个的一端都接触的导电部件。本发明专利技术还公开了通孔组件模块及其形成方法。

【技术实现步骤摘要】

本专利技术涉及半导体
，更具体地，涉及。
技术介绍
在集成电路中，电子元件(即，晶体管、二极管、电阻器、电容器等)的集成密度已经历了持续的快速增长。在大多数情况下，集成密度的改进来自最小部件尺寸的再三缩减，从而允许在已知的晶片面积上集成更多的元件。实际上对集成的改进基本上是二维的(2D)，因为集成元件所占体积基本上在半导体晶圆的表面上。尽管光刻的显著改进已使2D集成电路形成方面有了相当大的改进，但在二维上能实现的密度受到物理方面的限制。这些限制中的一个是制造这些元件所需要的最小尺寸。并且，当在一个晶片中放置更多的器件时则需要更复杂的设计。另一限制来自随着器件数量增多器件之间的互连件的数量及长度显著增加。当互连件的数量及长度增加时，电路RC延迟以及功率消耗也增加。因此，开发出三维集成电路(3DIC)，其中管芯可以堆叠，引线接合、倒装芯片接合和/或硅通孔(TSV)用于将管芯连接在一起以及将管芯连接至封装衬底。
技术实现思路
为了解决现有技术中所存在的问题，根据本专利技术的一个方面，提供了一种器件，包括:独立的通孔组件(TAV)模块，包括:具有顶面的衬底；以及自所述衬底的所述顶面延伸进入所述衬底的导电通孔，其中，所述独立的TAV模块不具有与所述导电通孔中的每一个的一端都接触的导电部件。在可选实施例中，所述导电通孔的底面与所述衬底的底面基本齐平，并且露出所述导电通孔的底面和所述衬底的底面。在可选实施例中，所述导电通孔的底面高于所述衬底的底面，并且所述导电通孔的底面与所述衬底的底面被所述衬底的一层隔离开。 在可选实施例中，所述器件还包括位于所述导电通孔上方并与所述导电通孔相连接的多条再分配线，其中，没有再分配线位于所述导电通孔下方并与所述导电通孔相连接，以及所述导电通孔是穿透所述衬底的通孔。在可选实施例中，所述器件还包括延伸进入所述衬底的多个通道，其中所述多个通道相互平行，并且所述多个通道的长度大于所述多个通道的宽度。在可选实施例中，所述多个通道包括:多个第一通道，所述多个第一通道互连从而形成电容器的第一电容器板，所述多个第一通道通过位于所述衬底上方的第一再分配线互连；以及多个第二通道，所述多个第二通道互连从而形成所述电容器的第二电容器板，所述多个第二通道通过位于所述衬底上方的第二再分配线互连。在可选实施例中，所述多个通道相互断开。根据本专利技术的另一个方面，还提供了一种器件，包括:独立的通孔组件(TAV)模块，包括:具有顶面的衬底；穿透所述衬底的通孔；以及穿透所述衬底的多个通道，所述多个通道在纵向方向上相互平行，并且所述多个通道的长度大于所述多个通道的宽度。在可选实施例中，所述器件还包括多条第一再分配线，所述多条第一再分配线位于所述衬底上方并与所述通孔连接。在可选实施例中，所述器件还包括多条第二再分配线，所述多条第二再分配线位于所述衬底下方并与所述通孔连接。在可选实施例中，所述通孔的底面与所述衬底的底面基本齐平，并露出所述通孔的底面与所述衬底的底面，以及没有再分配线位于所述通孔上方并与所述通孔连接。在可选实施例中，所述独立的TAV模块从上向下看是矩形形状。在可选实施例中，所述多个通道包括:多个第一通道，所述多个第一通道通过位于所述衬底上方的第一再分配线互连从而形成电容器的第一电容器板；以及多个第二通道，所述多个第二通道通过位于所述衬底上方的第二再分配线互连从而形成所述电容器的第二电容器板。在可选实施例中，所述多个通道相互断开。根据本专利技术的又一个方面，还提供了一种方法，包括:形成从晶圆的顶面延伸进入所述晶圆的多个通孔；形成从所述晶圆的顶面延伸进入所述晶圆的多个通道，其中所述多个通道相互平行，并且所述多个通道的长度大于所述多个通道的宽度；形成位于所述多个通孔上方并与所述多个通孔连接的多条再分配线；对所述晶圆的衬底的背面进行背面研磨；以及对所述晶圆进行管芯锯割以将所述晶圆分割成多个管芯。在可选实施例中，在所述背面研磨之后，露出所述通孔的表面，并且当露出所述通孔的表面和所述衬底的背面时进行所述管芯锯割。在可选实施例中，在管芯锯割步骤之后，所述多个通道相互电断开。在可选实施例中，所述方法还包括在管芯锯割步骤之前，形成将所述多个通道互连为电容器的电连接。在可选实施例中，所述晶圆包括电介质衬底，以及所述晶圆的顶面是所述电介质衬底的顶面。在可选实施例中，所述晶圆包括半导体衬底，所述晶圆的顶面是所述半导体衬底的顶面，以及所述方法还包括形成使所述通孔与所述半导体衬底绝缘的绝缘层。附图说明为更完整地理解实施例及其优点，现将结合附图进行的以下描述作为参考，其中:图1A到9是根据一些示例性实施例的在制造通孔组件(Through-AssemblyVia,TAV)模块的各中间阶段的截面图和俯视图。具体实施例方式下面详细讨论本专利技术各实施例的制造和使用。然而，本专利技术提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出了制造和使用本专利技术的具体方式，而不用于限制本专利技术的范围。本专利技术根据不同的示例性实施例提供了通孔组件(Through-Assembly Via, TAV)模块及其形成方法。示出了形成TAV模块的各中间阶段。讨论了各实施例的变化。在本申请中，对于各种视图及示例说明的实施例，相似的参考数字用于表示相似的元件。图1A到图9是根据一些示例性实施例的在形成TAV模块的各中间阶段的截面图以及俯视图。图1A示出了晶圆20的截面图，其包括衬底22。在一些实施例中，衬底22是半导体衬底，也可是晶体硅衬底。在可选实施例中，衬底22还包括其它半导体材料，例如硅锗，碳化硅，或相类似物。衬底22也可以是由晶体硅形成的硅晶圆。在另一可选实施例中，衬底22是电介质衬底，例如可以是玻璃衬底。衬底22也可由其它的电介质材料形成，例如模塑料。在衬底22中形成开口 24和沟槽26，开口 24和沟槽26自顶面22A延伸进入衬底22。形成开口 24和沟槽26的方法可包括蚀刻、激光钻孔以及相类似方法。图1B示出的是如图1A中所示结构的俯视图，其中图1A中的截面图是沿图1B中的剖面线1A-1A获得的截面图。在一些实施例中，开口 24的俯视图大体上是圆形。在可选实施例中，开口 24的俯视图是多边形，例如正方形、六边形、八边形或类似形状，其中开口 24的长度LI和宽度Wl可相近。沟槽26的长度L2可大于宽度W2。例如，在一些实施例中，长度L2与宽度W2的比例1^2/胃2大于大约5.0。然而 ，应当理解，在本公开中列举的尺寸仅是示例性的，并可变成不同的值。参考图2，通孔38和通道42分别形成在开口 24和沟槽26中。在衬底22是半导体衬底的实施例中，可形成绝缘层40以将通孔38与衬底22电隔离。可形成，也可不形成用于将通道42与衬底22电隔离的绝缘层44。绝缘层40以及44可包括氮化硅、氧化硅、碳化硅、氧氮化硅或相类似物。在衬底是电介质衬底的实施例中，可以不形成绝缘层40和44，从而通孔38和通道42可与衬底22接触。通孔38和通道42的材料可包括铜、钨、铝和/或相类似物。在一些示例性实施例中，绝缘层40和44(如果有)以及通孔38和通道42的形成包括均厚形成绝缘层，以及在绝缘层上方形成导电材料，其中绝缘层和导电材料填充在开口 24和沟槽26中。然后进行本文档来自技高网...

【技术保护点】
一种器件，包括：独立的通孔组件(TAV)模块，包括：具有顶面的衬底；以及自所述衬底的所述顶面延伸进入所述衬底的导电通孔，其中，所述独立的TAV模块不具有与所述导电通孔中的每一个的一端都接触的导电部件。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：陈志华，陈承先，萧景文，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：