使用下述编程技术来收窄非易失性存储器装置（196）中的阈值电压分布（A、B、C），并且/或者减少编程时间，在该编程技术中：以与编程电压的逐步增加步伐一致的方式，逐步增加具有目标数据状态（402、404、406）的存储元件的位线电压。对于存储元件的不同子集，根据其目标数据状态（402、404、406），在编程通过中的不同时间执行位线电压的逐步增加。可以基于固定的编程脉冲编号或适应性地基于编程处理来设置位线电压（Vbc）的逐步增加的开始和结束。变型包括使用固定的位线步、变化的位线步、依赖数据状态的位线步、针对一个或更多个数据状态不逐步增加位线的选项、以及增加附加的位线偏压的选项。
【技术实现步骤摘要】
【国外来华专利技术】
本技术涉及非易失性存储器。
技术介绍
半导体存储器已日益盛行地应用在各种电子装置中。例如，非易失性半导体存储器被用于蜂窝电话、数字照相机、个人数字助理、移动计算装置、非移动计算装置和其他装置中。电可擦除可编程只读存储器(EEPROM)和快闪存储器属于最普及的非易失性半导体存储器。与传统的全功能EEPROM相比，利用同样作为EEPROM的一种类型的快闪存储器，可以在一步中擦除整个存储器阵列的内容或存储器的一部分的内容。传统的EEPROM和快闪存储器两者都利用了下述浮动栅极(floatinggate):该浮动栅极位于半导体衬底中的沟道区域上方并且与该沟道区域绝缘。浮动栅极位于源极区域和漏极区域之间。控制栅极设置在该浮动栅极之上，并且与该浮动栅极绝缘。如此形成的晶体管的阈值电压(Vth)由保留在浮动栅极上的电荷量来控制。也就是说，由浮动栅极上的电荷等级来控制在接通晶体管前必须施加到控制栅极、以允许在晶体管的源极和漏极之间导通的最小电压量。一些EEPROM和快闪存储器装置具有用于存储两个范围的电荷的浮动栅极，因此，存储器元件可以在两个状态(如擦除状态和编程状态)之间被编程/被擦除。这样的快闪存储器装置有时被称为二进制快闪存储器装置，这是因为每个存储器元件可以存储一位(bit)数据。通过识别多个不同的允许的/有效的编程阈值电压范围来实现多状态(也称为多级)快闪存储器装置。每个不同的阈值电压范围与编码在存储器装置中的一组数据位的预定值对应。例如，当存储器元件可以被置于与四个不同的阈值电压范围相对应的四个离散电荷带中的一个离散电荷带中时，每个存储器元件可以存储两位数据。特别地，随着存储器装置成比例地减小，需要用于对阈值电压范围精确地编程同时减少编程时间的技术。附图说明图1是使用单行/列解码器和读/写电路的非易失性存储器系统的框图。图2是描绘图1的感测块100的一个实施例的框图。图3描绘了图1的存储器阵列155中的NAND快闪存储器单元块。图4A描绘了示例阈值电压分布和称为“一次通过写入(one-passwrite)”编程技术的一次通过编程。图4B和图4C描绘了示例阈值电压分布和称为“二次通过写入”编程技术的二次通过编程。图5A描绘了示例阈值电压分布和一次通过写入编程，其中在“快速通过写入(quick pass write)”(QPW)编程选项中可以使用多达两种编程速度。图5B描绘了在二次通过编程期间的A状态的示例阈值电压分布，其中在第一次编程通过(first programming pass)中,可以在QPW编程选项中使用多达两种编程速度。图5C描绘了在二次通过编程期间的A状态的示例阈值电压分布，其中在第二次编程通过中，可以在QPW编程选项中使用多达两种编程速度。图6A、图6B和图6C分别描绘了称为“三次通过写入”编程技术的三次通过编程操作的第一次编程通过、第二次编程通过和第三次编程通过，其中使用中间校验电压或中等偏低(lower-middle) (LM)校验电压。图6D描绘了称为“二次通过写入”编程技术的二次通过编程操作的第二次编程通过，其中图6A描绘了第一次编程通过，并且其中可以在QPW编程选项中使用多达两种编程速度。图7A描绘了一组存储元件的以来回字线(back-and-forth word line)顺序进行的二次通过编程操作。图7B描绘了一组存储元件的以来回字线顺序进行的三次通过编程操作。图8描绘了对存储元件进行编程所需的最高Vpgm与存储元件的位线电压之间的关系。图9A描绘了位线电压逐步增加的编程技术。图9B作为图9A的编程技术的示例而描绘了经历作为编程脉冲编号的函数的校验操作的数据状态。图10描绘了针对图9B的序列960的、作为编程脉冲编号的函数的编程-校验操作。图1lA描绘了针对不同数据状态的、作为编程脉冲编号的函数的位线电压的逐步增加，其中将公共步长用于所有数据状态。图1lB描绘了针对A状态存储元件的、用于开始位线逐步增加循环的触发条件。图1lC描绘了针对A状态存储元件的、用于停止位线逐步增加循环的触发条件。图12A描绘了与图1lA相符的、针对A状态存储元件的作为编程脉冲编号的函数的编程速率。图12B描绘了与图1lA相符的、针对B状态存储元件的作为编程脉冲编号的函数的编程速率。图12C描绘了与图1lA相符的、针对C状态存储元件的作为编程脉冲编号的函数的编程速率。图13描绘了针对不同数据状态的、作为编程脉冲编号的函数的位线电压的逐步增加，其中使用如下步长用于所有的数据状态较小步长、然后是较大步长、然后是较小步长。图14描绘了针对不同数据状态的、作为编程脉冲编号的函数的位线电压的逐步增加，其中使用较大步长用于较低数据状态，而使用较小步长用于最高数据状态。图15描绘了针对不同数据状态的、作为编程脉冲编号的函数的位线电压的逐步增加，其中将公共的步长用于所有数据状态，并且基于阈值电压电平来增加附加位线电压。具体实施方式提供了用于对阈值电压范围精确地编程、同时减少编程时间的方法和非易失性存储系统。在编程操作期间，在减少编程时间与实现不同数据状态的窄的阈值电压范围之间存在权衡。通过使用较大的编程脉冲步长可以提高编程速度。然而，这会导致超过校验电平的很大过冲，从而导致宽的阈值电压(Vth)范围。另一方面，如果使用较小的编程脉冲步长，则以增加编程时间为代价来实现窄的Vth范围。另一种方法是在双校验方案中，针对每个状态以两个单独的校验电平来校验存储元件。当存储元件的Vth超过较低校验电平时，通过施加位线偏压(bit line bias)而减慢其编程速度。在没有位线偏压的情况下,存储元件的Vth随着每个编程脉冲以大致等于编程脉冲的的步长的量增加。在有位线偏压的情况下，存储元件的Vth随着每个编程脉冲以比编程脉冲的步长小的量增加。因此，当存储元件的Vth超过目标数据状态的较低校验电平时，可以以减小的速度对存储元件编程，并且当Vth超过目标数据状态的较高校验电平时，可以将存储元件锁定为不进一步编程。在双校验方案中，在硅上优化每个状态的较低校验电平与较高校验电平之间的距离，并且将该距离设置在Vth分布为最窄的点处。如果较低校验电平与较高校验电平之间的间隙太高，则存储元件的Vth增长将转变回稳定状态值(例如，与编程脉冲步长相同的值)，并且因此不会实现双校验方案的益处。另一方面，如果较低校验电平与较高校验电平之间的间隙太小，那么很多存储元件的Vth可在一个编程脉冲中跳过该间隙，并且因此不会减慢这些存储元件的编程速度。通常，最优的间隙是编程脉冲步长的函数。较大的编程脉冲步长趋向于增大最优间隙，这是因为Vth随着每个编程脉冲进行较大的跳变，从而需要较大的间隙来确保Vth不会随着仅一个编程脉冲就正好跳过间隙并超过较高校验电平。此外，对于双校验方案，随着存储器装置成比例地缩小，编程噪音变得更糟。在一定的编程脉冲处，尽管大多数存储元件的Vth以大致等于编程脉冲步长的量跳变，但是也具有其Vth跳变地显著更高的很多存储元件。结果，对于不同存储元件来说最优间隙不同并且难以优化。为了克服这些问题，提供如下编程技术该编程技术确保将大多数存储元件的编程减慢，以使得Vth分布宽度为窄。在此方法中，具有特定目标数据状态的存储元件的位线本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】2010.07.19 US 12/838,9021.一种用于对一组非易失性存储元件进行编程的方法，包括: 将一组编程脉冲(1005、1010、…)施加到该组非易失性存储元件(155)，该组非易失性存储元件中的每个非易失性存储元件与相应位线(BLO、BLU…)相关联，该组非易失性存储元件包括非易失性存储元件的不同子集，每个子集被编程到多个目标数据状态(A、B、C)当中的相应目标数据状态的相应校验电平(Vva、Vvb, Vvc)，非易失性存储元件的所述不同子集包括被编程到一个相应目标数据状态的一个相应校验电平的、非易失性存储元件的一个子集； 在该组编程脉冲期间，针对非易失性存储元件的所述一个子集，确定何时满足第一触发条件；以及 当满足所述第一触发条件时，以与该组编程脉冲中的多个连续编程脉冲中的每个编程脉冲步伐一致的方式，逐步增加所述一个子集中的尚未被锁定为不编程的非易失性存储元件的相应位线的电压(VbI)。2.根据权利要求1所述的方法，其中: 该组非易失性存储元件与公共字线(WLn)通信；以及 该组编程脉冲经由所述公共字线而被施加到该组非易失性存储元件。3.根据权利要求1或2所述的方法，其中: 基于何时达到预定的编程脉冲编号而满足所述第一触发条件。4.根据权利要求1或2所述的方法，其中: 基于所述一个子集中的至少最小数目的非易失性存储元件的阈值电压何时已被校验为达到所述一个相应校验电平而满足所述第一触发条件。5.根据权利要求4所述的方法，其中: 当所述一个子集中的所述至少最小数目的非易失性存储元件的所述阈值电压已被校验为达到所述一个相应校验电平时，满足所述第一触发条件，之后将固定数目的编程脉冲施加到该组非易失性存储元件。6.根据权利要求1至5中任一项所述的方法，还包括: 在满足所述第一触发条件之前，在该组编程脉冲中的先于所述第一触发条件的每个编程脉冲期间固定所述电压。7.根据权利要求1至6中任一项所述的方法，还包括: 针对所述一个子集中的尚未被锁定为不编程的、其阈值电压在所述一个相应目标数据状态的第一校验电平和第二校验电平之间的非易失性存储元件，将所述电压提高附加的固定量。8.根据权利要求1至7中任一项所述的方法，其中: 使用与所述一个相应目标数据状态相关联的步长来逐步增加所述电压，其中，不同的相应步长与所述多个目标数据状态中的至少两个不同的相应目标数据状态相关联。9.根据权利要求1至8中任一项所述的方法，其中: 在所述多个连续编程脉冲期间，以第一速率(Rl)来逐步增加所述...
【专利技术属性】
技术研发人员：迪潘舒·杜塔，杰弗里·W·卢策，
申请(专利权)人：桑迪士克技术有限公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。