利用位线电压逐步增加来对非易失性存储器进行编程制造技术

使用下述编程技术来收窄非易失性存储器装置（196）中的阈值电压分布（A、B、C），并且/或者减少编程时间，在该编程技术中：以与编程电压的逐步增加步伐一致的方式，逐步增加具有目标数据状态（402、404、406）的存储元件的位线电压。对于存储元件的不同子集，根据其目标数据状态（402、404、406），在编程通过中的不同时间执行位线电压的逐步增加。可以基于固定的编程脉冲编号或适应性地基于编程处理来设置位线电压（Vbc）的逐步增加的开始和结束。变型包括使用固定的位线步、变化的位线步、依赖数据状态的位线步、针对一个或更多个数据状态不逐步增加位线的选项、以及增加附加的位线偏压的选项。

【技术实现步骤摘要】
【国外来华专利技术】
本技术涉及非易失性存储器。
技术介绍
半导体存储器已日益盛行地应用在各种电子装置中。例如，非易失性半导体存储器被用于蜂窝电话、数字照相机、个人数字助理、移动计算装置、非移动计算装置和其他装置中。电可擦除可编程只读存储器(EEPROM)和快闪存储器属于最普及的非易失性半导体存储器。与传统的全功能EEPROM相比，利用同样作为EEPROM的一种类型的快闪存储器，可以在一步中擦除整个存储器阵列的内容或存储器的一部分的内容。传统的EEPROM和快闪存储器两者都利用了下述浮动栅极(floatinggate):该浮动栅极位于半导体衬底中的沟道区域上方并且与该沟道区域绝缘。浮动栅极位于源极区域和漏极区域之间。控制栅极设置在该浮动栅极之上，并且与该浮动栅极绝缘。如此形成的晶体管的阈值电压(Vth)由保留在浮动栅极上的电荷量来控制。也就是说，由浮动栅极上的电荷等级来控制在接通晶体管前必须施加到控制栅极、以允许在晶体管的源极和漏极之间导通的最小电压量。一些EEPROM和快闪存储器装置具有用于存储两个范围的电荷的浮动栅极，因此，存储器元件可以在两个状态(如擦除状态和编程状态)之间被编程/被擦除。这样的快本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.07.19 US 12/838,9021.一种用于对一组非易失性存储元件进行编程的方法，包括: 将一组编程脉冲(1005、1010、…)施加到该组非易失性存储元件(155)，该组非易失性存储元件中的每个非易失性存储元件与相应位线(BLO、BLU…)相关联，该组非易失性存储元件包括非易失性存储元件的不同子集，每个子集被编程到多个目标数据状态(A、B、C)当中的相应目标数据状态的相应校验电平(Vva、Vvb, Vvc)，非易失性存储元件的所述不同子集包括被编程到一个相应目标数据状态的一个相应校验电平的、非易失性存储元件的一个子集； 在该组编程脉冲期间，针对非易失性存储元件的所述一个子集，确定何时满足第一触发条件；以及 当满足所述第一触发条件时，以与该组编程脉冲中的多个连续编程脉冲中的每个编程脉冲步伐一致的方式，逐步增加所述一个子集中的尚未被锁定为不编程的非易失性存储元件的相应位线的电压(VbI)。2.根据权利要求1所述的方法，其中: 该组非易失性存储元件与公共字线(WLn)通信；以及 该组编程脉冲经由所述公共字线而被施加到该组非易失性存储元件。3.根据权利要求1或2所述的方法，其中: 基于何时达到预定的编程脉冲编号而满足所述第一触发条件。4.根据权利要求1或2所述的方法，其中: 基于所述一个子集中的至少最小数目的非易失性存储元件的阈值电压何时已被校验为达到所述一个相应校验电平而满足所述第一触发条件。5.根据权利要求4所述的方法，其中: 当所述一个子集中的所述至少最小数目的非易失性存储元件的所述阈值电压已被校验为达到所述一个相应校验电平时，满足所述第一触发条件，之后将固定数目的编程脉冲施加到该组非易失性存储元件。6.根据权利要求1至5中任一项所述的方法，还包括: 在满足所述第一触发条件之前，在该组编程脉冲中的先于所述第一触发条件的每个编程脉冲期间固定所述电压。7.根据权利要求1至6中任一项所述的方法，还包括: 针对所述一个子集中的尚未被锁定为不编程的、其阈值电压在所述一个相应目标数据状态的第一校验电平和第二校验电平之间的非易失性存储元件，将所述电压提高附加的固定量。8.根据权利要求1至7中任一项所述的方法，其中: 使用与所述一个相应目标数据状态相关联的步长来逐步增加所述电压，其中，不同的相应步长与所述多个目标数据状态中的至少两个不同的相应目标数据状态相关联。9.根据权利要求1至8中任一项所述的方法，其中: 在所述多个连续编程脉冲期间，以第一速率(Rl)来逐步增加所述...

【专利技术属性】
技术研发人员：迪潘舒·杜塔，杰弗里·W·卢策，
申请(专利权)人：桑迪士克技术有限公司，
类型：
国别省市：