在非易失性存储元件的感测期间减小沟道耦合效应制造技术

通过将在读取期间发生的沟道耦合的量与在验证期间发生的沟道耦合的量相匹配来降低在非易失性存储器的验证和读取期间的沟道耦合效应。在验证和读取期间所有位线可以一起被读取。在一个实施例中，当验证多个经编程状态的每个时在位线上建立第一偏压条件。当验证每个状态时可以建立一组单独的第一偏压条件。对位线偏压可以基于该位线上的非易失性存储元件正被编程到的状态。对每个正被读取的状态建立一组单独的第二偏压条件。对于给定状态的第二偏压条件基本匹配于对于给定状态的第一偏压条件。

【技术实现步骤摘要】
【国外来华专利技术】
本公开涉 及非易失性存储器。
技术介绍
半导体存储器已经变得更普遍用在各种电子设备中。例如，非易失性半导体存储器用在个人导航设备、蜂窝电话、数字相机、个人数字助理、移动计算设备、非移动计算设备和其他设备中。电可擦除可编程只读存储器(EEPROM)和闪存属于最受欢迎的非易失性半导体存储器之列。在EEPROM和闪存中，存储器单元包括具有浮置栅极的晶体管，该浮置栅极位于半导体基板中的沟道区之上并与该沟道区绝缘。浮置栅极和沟道区位于源极区域和漏极区域之间。控制栅极被提供在浮置栅极以上并与该浮置栅极绝缘，晶体管的阈值电压由浮置栅极上保留的电荷量控制。即，在晶体管导通之前必须施加到控制栅极以允许在其源极和漏极之间的电流传导的最小电压量由浮置栅极上的电荷水平控制。存储器单元可以连接到位线以允许感测导电电流。当编程EEPROM或者闪存器件、比如NAND闪存器件中的存储器单元时，通常编程电压被施加到控制栅极，位线接地。来自沟道区的电子被注入浮置栅极。当电子在浮置栅极中累积时，浮置栅极变得负充电(negativelycharged)，并且存储器单元的阈值电压升高，以便存储器单元处于经编程状态。可以在题为“Source Side Self Boosting Techniquefor Non-Volatile Memory” 的美国专利 6，859，397、题为 “Detecting Over ProgrammedMemory” 的美国专利 6，917, 542 以及题为 “Programming Non-Volatile Memory” 的美国专利6，888，758中找到关于编程的更多信息，所有这三个引用的专利提供全部引用被合并于此。在许多情况下，编程电压作为一系列脉冲(称为编程脉冲)被施加到控制栅极，脉冲的幅度在每个脉冲处增加。在编程脉冲之间，进行一组一个或多个验证操作以确定正被编程的存储器单元是否已经达到其目标电平。如果存储器单元已经达到其目标电平，则对该存储器单元的编程停止。如果存储器单元未达到其目标电平，则对该存储器单元的编程将继续。一些EEPROM和闪存器件中的存储器单元具有用于存储两个范围的电荷的浮置栅极，因此，可以在两个状态(被擦除状态和经编程状态)之间编程/擦除存储器单元。多状态存储器单元通过识别多个不同的有效阈值电压(Vt)分布(或数据状态)每个存储器单元存储多位数据。每个不同的Vt分布对应于在存储器器件中编码的该组数据位的预定值。例如，存储两位数据的存储器单元使用四个有效的Vt分布。存储三位数据的存储器单元使用八个有效的Vt分布。影响存储器单元的Vt的读取的一个因素是其相邻存储器单元(一个或多个)的沟道电势。例如，如果相邻者的漏极侧沟道电势是0. 4伏，则存储器单元的表观Vt可能与相邻者的漏极侧沟道电势是OV的情况下不同。一旦非易失性存储元件已被编程，重要的就是可以以高可靠度读回(readback)其经编程状态。但是，相邻者的沟道电势在存储器单元被验证时和稍后被读取时之间的差可能影响存储器单元的表观VU因此，可能不正确地读取存储器单元。用于减小编程验证和读取条件之间的差、比如沟道电势的差的一种技术是在编程验证和读取期间仅感测每隔一条位线。这保持相邻者的沟道电势在编程验证期间和读取期间两者期间处于0V。但是，通过一次仅读取每隔一条位线，用于验证和读取的时间可能加倍。因为可能需要许多编程循环，每个编程循环具有其自己的验证操作，因此对于每个编程循环的验证操作的数量的加倍可能有损性能。附图说明图I是NAND串的俯视图。图2是NAND串的等效电路图。 图3是非易失性存储器系统的框图。图4是绘出存储器阵列的一个实施例的框图。图5是绘出感测模块的一个实施例的框图。图6A绘出一组示例的Vt分布。图6B绘出一组示例的Vt分布。图6C绘出对于其中每个存储元件存储两位数据的四状态存储器器件的一组示例的阈值电压分布。图6D绘出在编程操作期间施加到所选字线的一系列编程和验证脉冲。图7A是描述包括一个或多个验证步骤的编程处理的一个实施例的流程图。图7B提供描述进行没有粗略/精细编程的验证的处理的一个实施例的流程图。图7C提供其中使用了粗略/精细编程的验证的处理的一个实施例的流程图。图7D提供阈值电压(Vt)相对时间以及位线电压(V&)相对时间的图以指示如何进行粗略/精细编程处理的一个例子。图8A是用于在编程处理期间验证存储器单元的处理的一个实施例的流程图。图SB绘出用于读取存储器单元的处理的一个实施例的流程图。图9A绘出在编程期间的阈值电压分布的例子。图9B绘出在编程完成之后的阈值电压分布的例子。图IOA是用于在验证期间建立第一偏压条件的处理的一个实施例的流程图。图IOB是用于进行粗读取的处理的一个实施例的流程图。图IOC是用于基于粗读取建立第二位线偏压条件的处理的一个实施例的流程图。图IlA是用于在验证期间建立第一偏压条件的处理的一个实施例的流程图。图IlB是用于读取存储器单元的处理的一个实施例的流程图。图12A是用于在验证期间建立第一偏压条件的处理的一个实施例的流程图。图12B是用于在读取期间进行粗读取并建立第二位线条件的处理的一个实施例的流程图。图13是验证存储器单元的处理的一个实施例的流程图。图14A、图14C和图14C绘出概括条件的表以例示可以如何使用来自锁存器的数据来确定用于验证的位线偏压条件的一个实施例。图15例示感测模块的例子。图16绘出使用图15的感测放大器在读取或验证期间感测的一个实施例的时序图。具体实施例方式公开了用于操作非易失性存储器件中的改进的技术。可以使具体存储器单元在读取期间经历的来自一个或多个相邻存储器单元的沟道耦合的量匹配于在验证期间从一个或多个相邻者产生的沟道耦合的量。因此，减小或消除编程验证和读取之间的沟道耦合的差。注意，正被感测的目标存储器单元的阈值电压可能依赖于相邻存储器单元的位线·偏压。例如，如果相邻者的位线接地，则目标存储器单元的阈值电压可能比相邻者的位线偏压在Vbl的情况下高(其中Vbl可以是例如O. 4V)。另一方面，如果相邻者的位线偏压在Vbl，则目标存储器单元的阈值电压可能比相邻者的位线接地的情况下低。实施例包括将在目标存储器单元的读取期间相邻位线的位线偏压条件与曾在目标存储器单元的验证期间使用的相邻位线偏压条件相匹配。这可以帮助减轻沟道耦合效应。减小沟道耦合的这种差可以改进在确定存储器单元的阈值电压时的准确性。此夕卜，可以在验证和读取两者期间一起读取所有位线。因此，验证和读取是有效率的。注意，在编程期间，对每个编程脉冲可以进行一个或多个验证操作。因此，通过在验证期间一起感测所有位线来减少在每个编程脉冲之后的验证操作的数量可能是非常有益的。此外，在至少一些验证和读取操作期间，位线中的至少一些可以接地，这可以节省电力。而且，可以降低消耗的电流峰值量。在一些实施例中，非易失性存储元件在闪存阵列内。闪存系统的一个例子使用NAND结构，其包括夹在两个选择栅极之间的串联布置的多个晶体管。串联的晶体管和选择栅极被称为NAND串。NAND结构将被描述为一个示例的架构；但是，在此所述的技术不限于NAND架构。图I是示出一个NAND串的俯视图。图2是其等效电路图。图I本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.05.04 US 12/773,7011.一种用于操作非易失性存储系统的方法，该非易失性存储系统包括与字线相关联的多条位线，多个非易失性存储元件与该字线相关联，该方法包括 将一个或多个编程电压施加到该字线(720)； 当验证多个经编程状态的每个时，在所述多条位线上建立第一偏压条件，当验证每个经编程状态时，建立一组单独的第一偏压条件，对位线偏压是基于该位线上的非易失性存储元件正被编程到的状态(804)； 在建立第一偏压条件之后，感测所述多条位线的位线条件(806)； 在读取处理期间在所述多条位线上建立第二偏压条件，对于正被读取的每个经编程状态建立一组单独的第二偏压条件，对于给定经编程状态的第二偏压条件基本匹配于对于该给定经编程状态的第一偏压条件(824);以及 在读取处理期间感测非易失性存储元件的位线(826)。2.如权利要求I的方法，其中作为正被编程到给定经编程状态的非易失性存储元件的相邻者的非易失性存储元件在该给定经编程状态的验证期间具有依赖于目标非易失性存储元件的沟道电势的沟道电势。3.如权利要求2的方法，其中当读取该给定状态时在所述多条位线上建立第二偏压条件致使作为曾编程到该给定状态的非易失性存储元件的相邻者的基本所有非易失性存储元件具有匹配于在验证该给定状态时所述相邻者的沟道电势的沟道电势。4.如权利要求I到3的任意一项的方法，其中所述建立第一偏压条件包括 将所述多条位线中具有要被编程到当前正被验证的状态的非易失性存储元件的那些位线以及具有要被编程到就在当前正被验证的状态以下的经编程状态的非易失性存储元件的那些位线预充电(1002);以及其中所述建立第二偏压条件包括 将所述多条位线中的所有其他位线接地(1004)； 将所述多条位线中具有粗略地被确定为处于当前正被读取的状态中的非易失性存储元件的那些位线以及具有粗略地被确定为处于就在当前正被读取的状态以下的经编程状态中的非易失性存储元件的那些位线预充电(1042)；以及将所述多条位线中的所有其他位线接地(1046 )。5.如权利要求I到4的任意一项的方法，还包括以多个参考电压电平进行读取以粗略地确定非易失性存储元件的每个处于什么状态(1020)，该第二偏压条件是基于该读取。6.如权利要求I到3的任意一项的方法，其中所述建立第一偏压条件包括 将具有要被编程到该当前正被验证的状态的非易失性存储元件的那些位线预充电(1102);以及 将所述多条位线中的所有其他位线接地(1104);以及 其中所述建立第二偏压条件包括 将所述多条位线中的所有位线预充电(1122)； 以与所述多个经编程状态中的最高经编程状态相关联的电压电平进行粗读取以建立用于在最高经编程状态下读取的第一组第二偏压条件(1124)； 以与所述多个经编程状态中的次最高经编程状态相关联的电压电平进行粗读取(1130)；在以与该次最高经编程状态相关联的电压电平的粗读取之后，将具有阈值电压高于与该次最高经编程状态相关联的电压的非易失性存储元件的所有位线放电，以建立用于在该次最高经编程状态下读取的第二组第二偏压条件(1132)； 以与所述多个经编程状态中的最低经编程状态相关联的电压电平进行粗读取(1138);在以与最低经编程状态相关联的电压电平的粗读取之后，将具有阈值电压高于与在所述最低经编程状态以上的状态相关联的电压的非易失性存储元件的所有位线放电，以建立用于在最低经编程状态下读取的第三组第二偏压条件(1140)。7.如权利要求I到3的任意一项的方法，其中所述建立第一偏压条件包括 将具有要被编程到当前正被验证的经编程状态的非易失性存储元件的那些位线以及具有要被编程到高于当前正被验证的经编程状态的任意经编程状态的非易失性存储元件的位线预充电(1202);以及 将所述多条位线中的所有其他位线接地(1204);以及 其中所述建立第二偏压条件包括 将所述多条位线中的所有位线预充电(1222)； 以与所述多个经编程状态中的最低经编程状态相关联的电压电平进行粗读取以建立用于在最低经编程状态下读取的第一组第二偏压条件(1224)； 以与所述多个经编程状态中的次最高经编程状态相关联的电压电平进行粗读取以建立用于在该次最高经编程状态下读取的第二组第二偏压条件(1228);以及 以与所述多个经编程状态中的最高经编程状态相关联的电压电平进行粗读取以建立用于在最高经编程状态下读取的第三组第二偏压条件(1232)。8.如权利要求I到3的任意一项的方法，还包括 当验证多个经编程状态的每个时，对于各个存储器单元存储指示该各个存储器单元已经达到粗略验证电平的第一值； 当验证多个经编程状态的每个时，在各个存储器单元达到精细验证电平时，盖写数据锁存器中的指示要被编程到该各个存储器单元中的状态的值；以及 将对于给定存储器单元的第一值与对于该给定存储器单元的数据锁存器中的当前值组合，以确定如何建立对于该给定存储器单元的位线的第一偏压条件。9.一种系统,包括 多个非易失性存储元件(100，102，104等等)； 与该多个非易失性存储元件相关联的多条位线(BLO，BL1，等等)； 与该多个非易失性存储元件相关联的多条字线(WLO，WL1，等等)，该多条字线包括第一字线；以及 与该多个非易失性存储元件、多条位线和多条字线通信的一个或多个管理电路(244，220，230，242，240)，该一个或多个管理电路将一个或多...

【专利技术属性】
技术研发人员：董颖达，李艳，C许，
申请(专利权)人：桑迪士克科技股份有限公司，
类型：
国别省市：