一种相变存储器多级存储系统及方法技术方案

本发明专利技术涉及一种相变存储器多级存储系统该系统包括由若干个相变存储单元（511、512）构成的相变存储阵列（510）、与所述相变存储阵列相连的行译码器（520）、列译码器（530）、写驱动电路（730）以及读出功能电路（720）；所述行列译码器（520、530）用于选中所述相变存储单元；接着通过控制信号（770）控制写驱动电路（750）通过控制信号（770）在所属相变存储单元上写入相应的数据；所述读出功能电路（720）通过控制信号（770）在经过判别步骤后将读出结果输到I/O口（760）中。本发明专利技术的优点在于解决了相变储存器的多级存储中的不稳定性，符合相变存储器对高密度和可靠性的要求。

【技术实现步骤摘要】

本专利技术涉及微纳电子学
，特别涉及。
技术介绍
相变存储器(Phase Change Memory)作为新一代的非易失性存储器，是基于Ovshinsky 在 20 世纪 60 年代末(Phys. Rev. Lett.，21，1450 1453，1968) 70 年代初(AppI.Phys. Lett.，18，254 257，1971)提出的相变薄膜可以应用于相变存储介质的构想建立起来的。相对存储器市场中已有的存储器，相变存储器的优点在于其读写速度快，高可写擦次数，非易失性，功耗低，存储密度高，元件尺寸小，抗辐射，成本低以及与CMOS工艺兼容性好等。被公认为最有可能成为未来存储器的主流产品。相变存储器依赖于诸如硫系化合物等的相变材料，这一类的材料可以在晶相和非·晶相之间稳定地可逆地转变，其中的典型代表材料为Ge2Sb2Te5(GST)。两种晶相呈现出不同的阻值，即晶态(Set态)表现为低阻态，对应存储单元的逻辑值’O’，非晶态(Reset态)表现为高阻态，对应存储单元的逻辑值’ I’。图I显示了 Set过程和Reset过程操作过程相变材料的温度随时间的变化。当进行Set操作时，施加一宽度较宽幅值较小的电压或电流脉冲，使相变材料的温度在结晶温度与熔化温度之间，为了确保结晶现象的发生，脉冲信号的宽度(t2)必须大于结晶感应时间(induction time for crystallization)。当进行Reset操作时，为了保证非晶结构的形成，脉冲的下降时间必须小于结晶感应时间。如上所述，相变材料的Set操作和Reset操作对脉冲信号有不同的要求，最终得到非晶态与晶态之间的较大的电阻差异。相变存储器的存储单元典型结构为一个相变材料单元和一个晶体管组成，也有采用二极管或者三极管替代晶体管组成相变存储单元。如上面所示，一个存储单元可以存储2个bits信息即’O’和’ 1’，但是近年来，相变存储器的一个主要发展方向就是多级存储。多级存储在不减少存储面积的基础上，在单元面积上存储尽量多的信息量，一个相变存储单元存储的信息可以是4个bits，8个bits或者更多，相应的对相变存储单元的要求就是能够被编程为4个，8个或者更多介于完全晶态和非晶态之间的状态。相变存储单元处于完全晶态时其电阻的典型值为 1-10ΚΩ，完全非晶态时其电阻的典型值为1ΜΩ以上。以4bits多级存储为列，我们可以将存储单元分别操作到 1-10ΚΩ， 10-100ΚΩ， 100-1ΜΩ，和 IM以上4个不同的阻值。再进行读操作时，可以得到4个不同的读出值，这样，我们就实现了单个相变存储单元的4个bits的多级存储。虽然多级存储大大的提高了相变存储器的高密度存储，但是多级存储还面临着一系列的挑战，其中的一个挑战就是随着时间的变化，相变存储单元会发生变化阻值漂移(Resistance Drift)。根据 Pirovano 等人的 “Low-Field Amorphous State Resistanceand Threshold Voltage Drift in Chalcogenide Materials,” IEEE Transaction onElectron Devices, Vol. 51, No. 5, May 2004, pp714_719 中的文中的描述，即阻值漂移情况随之相变材料的阻值变大变严重，处于Set态的单元的阻值漂移情况可以忽略不计，故当相变存储器只采用2个bits存储方式时，Set态的阻值漂移可以忽略不计，Reset态的阻值漂移使Reset电阻越变越大，这样使Reset态和Set态之间的电阻差变大，增加了电阻的可读性。但是当相变存储器采用多级存储时，阻值漂移情况会使中间态的阻值与原先设定的判别值重叠，造成读错误。对于这样的问题，我们可以从相变材料，器件结构和编程方法等方面来消除阻值漂移给多级存储带来的消极影响。
技术实现思路
本专利技术要解决的技术问题在于提供为了解决上述技术问题，本专利技术采用如下技术方法一种相变存储器多级存储系统，该系统包括由若干个相变存储单元(511、512)构成的相变存储阵列(510)、与所述相变存储阵列相连的行译码器(520)、列译码器(530)、写驱动电路(730)以及读出功能电路(720);所述行列译码器(520、530)用于选中所述相变存储单元；接着通过控制信号( 770)控制写驱动电路(750)通过控制信号(770)在所属相变存储单元上写入相应的数据；所述读出功能电路(720)通过控制信号(770)在经过判别步骤后将读出结果输到I/O 口(760)中。优选地，所述读出功能电路(720)包括采集所述相变存储单元上传输的信号的灵敏放大器￠10)、与所述灵敏放大器输出端连接的判别值生成模块￠20)以及与判别值生成模块输出端连接的另一灵敏放大器￠30)。优选地，所述相变存储单元中的相变存储材料为硫系化合物合金；其选通管未MOS管、双极性晶体管或二极管。本专利技术还包括一种相变存储器多级存储方法，构成一个单位的两个相变存储单元(511,512)的读写操作同时进行。优选地，该方法包括以下步骤写通过行列译码器选中相变存储单元，接着通过控制信号控制写驱动电路在相变存储单元上写入相应的数据，再用列译码器选中同一个单位的另一相变存储单元，同样的通过控制信号控制写驱动电路在所述另一相变存储单元上写入相应的数据；所述控制信号是对两个相变存储单元进行合理的状态组合后输出的信号；读通过行列译码器同时选中两个相变存储单元，接着通过控制信号控制读出功能电路，在经过判别值生成模块后生成状态判别值输出到读出功能电路中，最后由读出功能电路输出结果到I/O 口中；优选地，所述读操作中，状态判别值的生成方法公式如下Vref 2; = V2+AV1Vref3; = Vref3+a * (V2+Δ VI)其中，Δν 为一个常量，α为一个常数,且小于I。本专利技术在写驱动电路中，写驱动电路合理组合相变存储单元的多值状态，利用读出功能电路完成由相变单元的阻值生成相变单元多值状态的判别值的算法电路，再结合灵敏放大器(SA)准确读出相变单元的多值状态。本专利技术提出的相变存储器多级存储方法，其读出功能电路一次完成的是构成一个单位的两个相变存储单元的读出操作。本专利技术提出的相变存储器多级存储方法，其相变存储单元的可能写入的多值状态是预先设定的，设定的值与后续的判别值生成算法电路结合。本专利技术提出的相变存储器多级存储方法，其后续的读出功能电路首先根据完全晶态阻值漂移可以忽略不计直接判别读出一些多值状态，至于其他的多值状态再由算法电路生成判别值，最后实现所有的多值状态的正确判别读出，本专利技术提出的相变存储器多级存储方法，其判别值生成算法电路的关键在于从无法直接判别的多值状态中读出其中相变存储单元的某一个特定状态，将这一状态作为参考状态，再由这个参考状态进行一系列的运算得到判别值。 附图说明图I是现有的相变材料的温度随时间变化的曲线；图2是相变存储材料4态电阻分布曲线；图3是相变存储材料4态电阻分布曲线的阻值漂移情况；图4是相变存储材料4态电阻分布曲线的阻值漂移情况的一个解决方法；图5是本专利技术中采用的存储阵列结构以及阵列对应的行列译码器；图6是本专利技术中采用的本文档来自技高网...

【技术保护点】
一种相变存储器多级存储系统，其特征在于：该系统包括由若干个相变存储单元(511、512)构成的相变存储阵列(510)、与所述相变存储阵列相连的行译码器(520)、列译码器(530)、写驱动电路(730)以及读出功能电路(720)；所述行列译码器(520、530)用于选中所述相变存储单元；接着通过控制信号(770)控制写驱动电路(750)通过控制信号(770)在所属相变存储单元上写入相应的数据；所述读出功能电路(720)通过控制信号(770)在经过判别步骤后将读出结果输到I/O口(760)中。

【技术特征摘要】

【专利技术属性】
技术研发人员：许林海，陈小刚，陈一峰，李顺芬，丁晟，陈后鹏，宋志棠，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：