一种非易失性随机存储器及其操作方法技术

本发明专利技术提供一种非易失性随机存储器件（100），其包括由若干存储单元块（111）构成的存储单元阵列（110）以及和所述存储单元阵列（110）相连接的外围电路；所述外围电路包括用于根据地址输入信息选中相应存储单元块的地址译码电路（120）、存储所有存储单元块的操作模式信息并在控制信号（160）作用下重新写入的块操作模式信息寄存器（130）、根据块操作模式信息寄存器（130）中存储的操作模式信息输出某一写操作模式到存储单元阵列的写驱动电路（140）以及根据块操作模式信息寄存器（130）中存储的操作模式信息输出某一读操作模式到存储单元阵列的读出电路（150）。本发明专利技术兼容两种不同操作模式的相变存储器简化接口设计，节约设计面积，减少功耗，提高速度。

【技术实现步骤摘要】

本专利技术涉及微纳电子学
，特别涉及一种非易失性随机存储器件及其操作方法。
技术介绍
存储器是用来存储微型计算机工作时使用的信息(程序和数据)的部件，正是因为有了存储器，计算机才有信息记忆功能。早期存储器按存取方式(读写方式)可分为随机存取存储器芯片(RAM)和只读存储器芯片(ROM)。ROM中的信息只能被读出，而不能被操作者修改或删除，故一般用于存放固定的程序，如监控程序、汇编程序等，以及存放各种表格。RAM主要用来存放各种现场的输入、输出数据，中间计算结果，以及与外部存储器交换信息和作堆栈用。它的存储单元根据具体需要可以读出，也可以写入或改写。由于RAM在掉电时其保存的数据会丢失，所以只能用于暂时存放程序和数据。为了消除或减轻RAM的这一 不足之处，NVRAM(Non-VolatiIe Random Access Memory)出现了。通俗的讲，就是在掉电之后，存储在NVRAM中的数据不会丢失。NVRAM的发展经历了 5代产品，从最初的光罩式只读存储器(Mask ROM)、只可编程一次只读存储器(OTP)到可擦可编程只读存储器(EPROM)、电可擦写只读存储器(EEPROM)，而EPROM与EEPROM的结合体就是我们今天常说的闪存(flash)。虽然闪存是目前NVRAM的主流，但是随着半导体材料技术和工艺水平的不断进步以及移动通讯技术的快速发展，非易失性存储器技术在继续向前发展。新兴的铁电介质存储器(FRAM)、磁介质随机存储器(MRAM)、相变存储器(PCRAM)等新一代NVRAM发展迅速。更高密度，更低功耗，更快速度，更低成本和更高可靠性是存储器设计和制造者的永恒目标。上述目标往往存在一定的矛盾，难以全都满足。
技术实现思路
本专利技术要解决的技术问题在于提供一种非易失性随机存储器件，用于实现兼容两种不同操作模式的相变存储器，从而达到简化接口设计，节约设计面积，减少功耗，提高速度的效果。为了解决上述技术问题，本专利技术采用如下技术方案一种非易失性随机存储器件(100)，该存储器件包括由若干存储单元块(111)构成的存储单元阵列(110)以及和所述存储单元阵列(110)相连接的外围电路；所述外围电路包括用于根据地址输入信息选中相应存储单元块的地址译码电路(120)、存储所有存储单元块的操作模式信息并在控制信号(160)作用下重新写入的块操作模式信息寄存器(130)、根据块操作模式信息寄存器(130)中存储的操作模式信息输出某一写操作模式到存储单元阵列的写驱动电路(140)以及根据块操作模式信息寄存器(130)中存储的操作模式信息输出某一读操作模式到存储单元阵列的读出电路(150)。作为本专利技术的优选方案之一，所述存储单元阵列(110)为铁电介质存储器FRAM阵列、磁介质随机存储器MRAM阵列或相变存储器PCRAM阵列。作为本专利技术的优选方案之一，所述存储单元块(111)存储容量相同，且有各自对应的操作模式。本专利技术还提供一种非易失性随机存储器的操作方法，该方法包括以下步骤写操作过程为首先，地址译码电路(120)选中相应地址的存储单元块(111)，同时，写驱动电路(140)根据被选中的存储单元块的操作模式，输出相应的写操作模式到被选中存储单元块中，完成对一个存储单元块的写操作。读操作过程为首先，同样的由地址译码电路(120)选中相应地址的存储单元块(111)，同一时间读出电路(150)根据被选中的存储单元块的操作模式，输出相应的读操作模式到被选中存储单元块中，读出相应的数据。 作为本专利技术的优选方案之一，所述写驱动电路(140)对每个存储单元块(111)进行写操作时，根据块操作模式信息寄存器(130)中存储的信息以及被操作单元所处的存储单元块输出某一操作模式至存储单元中，完成写操作。作为本专利技术的优选方案之一，所述读出电路(150)在对一个存储单元块(111)进行读操作时，根据块操作模式信息寄存器(130)中存储的信息以及被操作单元所处的存储单元块输出某一操作模式存储单元中，完成读操作。本专利技术使得存储器可以采用两种以上不同的操作模式，它们具有各自的特点，可以满足应用系统的不同需求。采用第一种操作模式，相变存储器的速度快，功耗低，凡是需要快速存取数据的应用，都可以考虑使用，在一定程度上相变存储器在相应将可以替代DRAM, SRAM。而采用第二种操作模式，相变存储器可以充分发挥非易失性的优点，在系统掉电时依然可以保存数据，可以替代系统中现在主流的非易失性存储器闪存的应用。兼容两种不同操作模式的相变存储器可以简化系统的接口设计，节约设计面积，减少功耗，提高速度。附图说明图I为本专利技术一种非易失性随机存储器的原理示意图。图2为实施例一中相变材料Set和Reset操作过程中温度随时间的变化。图3为实施例一中相变存储单元阻值变化的一些特性图。元件符号说明非易失性随机存储器 100存储单元阵列 110存储单元块111地址译码电路 120块操作模式信息寄存器130写驱动电路 140读出电路150控制信号160具体实施例方式本专利技术涉及一种低功耗，高速，高可靠性的非易失性随机存储器件。它的特点在于具有多种操作模式。其中不同的操作模式有不同的特点，例如，有的可以满足系统高速的要求，有的满足低功耗的要求，有的满足保持力特性好的要求，在不同的应用需求时，实施不同的操作模式。图I显示了本专利技术的原理示意图。一种非易失性存储器件100，由存储单元阵列和一系列外围电路组成。其中，110为存储单元阵列，由多个存储单元块111组成；120为地址译码电路，根据地址输入选中相应地址的存储单元；130为块操作模式信息寄存器，功能为将存储单元块的操作模式信息存储在内；140为写驱动电路，可以根据块操作模式信息寄存器130中存储的信息输出某一写操作模式到存储单元阵列，完成对存储单元阵列的写操作；150为读出电路，同样可以根据块操作模式信息寄存器130中存储的存储单元块的操作模式信息，输出存储单元块的相应的读操作模式到存储单元阵列中，读出存储单元中的数据，完成对存储单元阵列的读操作；控制信号160用于控制寄存器130的写入。从图I可以得知，存储单元阵列110由多个存储单元块111组成，每个存储单元块的结构以及存储容量都一致。本专利技术涉及的新型非易失性存储器件的读写操作是以存储单元块111为单位进行的。每个存储单元块都有各自对应的操作模式，其信息存储在块操作模式信息寄存器130中。例如，存储器件100的存储容量为1Mb，即此时存储单元阵列110中含有1024*1024个单独的存储单元，将存储单元阵列分为1024个存储单元块，每个存储单元块的存储容量为1Kb。如果设计了 4种操作模式来操作该存储器件，每个存储单元块就需要有2bit存储单元来存储单元块的操作模式信息，相应地，块操作模式信息寄存器130 的大小就确定为2Kb，在整体存储器件中所占的比例可以忽略不计。需要特别指出的是，系统的每个操作模式都有相对应的读操作模式和写操作模式。在本专利技术涉及的新型存储器件中，我们设定每个存储单元块的对应的操作模式在一般情况下保持不变。在系统上电时，先将寄存器中存储的各个存储单元块的信息读出，并将读出的结果输出到写驱动电路和读出电路中。在对存储器件进行读写操作时，根据存储本文档来自技高网...

【技术保护点】
一种非易失性随机存储器件(100)，其特征在于：该存储器件包括由若干存储单元块(111)构成的存储单元阵列(110)以及和所述存储单元阵列(110)相连接的外围电路；所述外围电路包括用于根据地址输入信息选中相应存储单元块的地址译码电路(120)、存储所有存储单元块的操作模式信息并在控制信号(160)作用下重新写入的块操作模式信息寄存器(130)、根据块操作模式信息寄存器(130)中存储的操作模式信息输出某一写操作模式到存储单元阵列的写驱动电路(140)以及根据块操作模式信息寄存器(130)中存储的操作模式信息输出某一读操作模式到存储单元阵列的读出电路(150)。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈小刚，许林海，陈一峰，李顺芬，丁晟，陈后鹏，宋志棠，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：