一种存储体结构。在印制板正面并排布置九个正面存储体单元：正面第一存储体单元、正面第二存储体单元、正面第三存储体单元、正面第四存储体单元、正面第五存储体单元、正面第六存储体单元、正面第七存储体单元、正面第八存储体单元、正面第九存储体单元。在印制板反面与正面存储体单元对应的位置处并排布置九个反面存储体单元：反面第一存储体单元、反面第二存储体单元、反面第三存储体单元、反面第四存储体单元、反面第五存储体单元、反面第六存储体单元、反面第七存储体单元、反面第八存储体单元、反面第九存储体单元。印制板的正面安装的九个正面存储体单元属于第一路存控。印制板的反面安装的九个反面存储体单元属于第二路存控。
【技术实现步骤摘要】
本专利技术涉及计算机技术，更具体地说，本专利技术涉及一种存储体结构以及存储体布置方法。
技术介绍
迄今为止，由各代存储器芯片构建的存储体是高性能计算领域不可缺少的基本要素。随着高性能处理器的迅猛发展，内存发展的相对滞后引入了“存储墙”问题，“存储墙”主要包括存储深度(取决于存储位宽和单比特存储密度)、存储带宽(取决于存储位宽和单比 特存储速率)等方面的瓶颈；与此同时，高性能计算本身对内存组装密度要求也日益严苛， 作为运算节点布局的重要固定部件，提高主存布局密度有利于提高组装密度。目前，符合 JEDEC (Joint Electron Device Engineering Council)规范的商用内存标准已经演进到第三代双倍数据速率(即DDR3)的内存，参考JEDEC标准文献《DDR3SDRAM Standard :JESD79-3E, July 2010》，该标准定义了 X8 (数据位数，此外还有X4和Xl 6)DDR3 SDRAM (存储器芯片，有的资料里也称为内存颗粒)互连信号及封装管脚分配(第I 8页)。此外，商用内存也存在统一的标准。参考三星公司的产品指导手册《DDR3 SDRAMMemory Product Guide》(Feb. 2011),手册提供了三星公司标准商用内存的技术细节(第17页)，在133. 35mmX30. OOmm的面积上完成支持I路64位(8片内存颗粒，不带ECC校准功能)或者I路72位(9片内存颗粒，带ECC校准功能)存控(存控的概念，是控制芯片进行内存控制的标准单元，控制芯片通常支持多路存控)的存储体布局。在标准条件下，若要提高组装密度和存储带宽，只能①选择VLP (Very Low Profile矮版)内存条(选择小封装内存芯片压缩内存条高度至18mm)、或者②采用更高数据速率的芯片(DDR3速率800Mbps/1066Mbps/1333Mbps/1600Mbps/2133Mbps等可选)。下面给出标准商用内存的组织架构、布置方法和引盘策略(引盘的概念，是在印制板上将芯片信号从焊盘引出至布线层的扇出过程，通常需要从表面钻孔换至布线层)。以带ECC校验位的72位内存条为例，商用UDMM内存条分为单RANK(单面9片芯片)和双RANK (双面18片芯片)两种。以采用相同容量的内存芯片(例如2Gb芯片)为例，单RANK和双RANK两者之间的差异在于I.双RANK能够增加存储深度，扩展存储容量。2.双RANK会增加少量地址组信号，其中，时钟和控制信号数量加倍并维持I推9Flyby拓扑，地址和命令信号数量维持不变但负载加重为I推18 Flyby拓扑，负载加重对信号传输质量存在影响、影响访存的效率。3.双RANK的地址组信号数量维持不变，但拓扑从点到点改变为I推2，负载加重对信号传输质量存在影响、影响信号速率的提高(可能导致带宽降低)。两者之间的共同在于I.每片内存芯片布局区域都需要引出11位数据组信号、28 (单Rank) 33 (双Rank)位地址组信号。2.飞跃(Fly-by)拓扑的地址信号需要在相邻内存芯片之间实现互连，而后与点到点拓扑的数据信号一起直接连接到金手指固定位置，最后通过插座连接到运算主板的控制芯片。鉴于布局密度与本专利技术所提布置方法具有可比性，在图I中示意性地示出了标准商用双RANK UDIMM内存条其正面布置以及其反面布置。在其正面，存储体单元A1、A2、A3、A4、A5、A6、A7、A8、A9 并排布置。在其反面，存储体单元 B1、B2、B3、B4、B5、B6、B7、B8、B9 并排布置。针对标准商用双RANK应用，在现有技术的内存中的芯片布局、信号引盘中，数据信号通过I个钻孔连接双面的2个芯片，地址信号也是通过I个钻孔连接双面的2个芯片，存储器芯片区域引盘和钻孔密度较小(单RANK应用的密度更小)，设计较为简单。 通过选择基于高速率存储器芯片的VLP内存条，可以提高组装密度和存储带宽。例如，商用标准内存条更换为VLP内存条，布局面积降低40% ;控制芯片支持的情况下，内存芯片从支持800Mbps的颗粒更换成支持1600Mbps的颗粒，存储带宽可以增加I倍。但是，高速率内存芯片是高性能计算的必然选择，因此上述方法仅对组装密度提高存在有限作用，而不能在提高组装密度的同时有效提高访存带宽。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够在提高组装密度的同时提高访存带宽，同时不以牺牲信号质量为代价的存储体结构以及存储体布置方法。根据本专利技术，提供了一种存储体结构，其包括印制板的正面并排布置的九个正面存储体单元正面第一存储体单元、正面第二存储体单元、正面第三存储体单元、正面第四存储体单元、正面第五存储体单元、正面第六存储体单元、正面第七存储体单元、正面第八存储体单元、以及正面第九存储体单元；印制板的反面与所述九个正面存储体单元相对应的位置处并排布置的九个反面存储体单元反面第一存储体单元、反面第二存储体单元、反面第三存储体单元、反面第四存储体单元、反面第五存储体单元、反面第六存储体单元、反面第七存储体单元、反面第八存储体单元、以及反面第九存储体单元；印制板的正面安装的九个正面存储体单元属于第一路存控；以及印制板的反面安装的用于所述九个反面存储体单元属于第二路存控。优选地，所述九个正面存储体单元排成一排，并且所述九个反面存储体单元相应地排成一排。RANK (单面9片芯片)和双RANK (双面18片芯片)两种现有商用产品单Rank为单面一排9片，双Rank为双面各一排9片(总18片)。进一步优选地，所述九个正面存储体单元的一部分排成正面第一排，并且所述九个正面存储体单元的其余部分排成正面第二排，所述正面第一排的排列方向与所述正面第二排的排列方向垂直；相应地，所述九个反面存储体单元的一部分排成反面第一排，并且所述九个反面存储体单元的其余部分排成反面第二排，所述反面第一排的排列方向与所述反面第二排的排列方向垂直。进一步优选地，所述正面第一存储体单元、所述正面第二存储体单元、所述正面第三存储体单元、以及所述正面第四存储体单元、所述正面第五存储体单元被布置在正面第一排中，所述正面第六存储体单元、所述正面第七存储体单元、所述正面第八存储体单元、以及所述正面第九存储体单元被布置在正面第二排中，其中，所述正面第一排的排列方向与所述正面第二排的排列方向垂直；所述反面第一存储体单元、所述反面第二存储体单元、所述反面第三存储体单元、以及所述反面第四存储体单元、所述反面第五存储体单元被布置在正面第一排中，所述反面第六存储体单元、所述反面第七存储体单元、所述反面第八存储体单元、以及所述反面第九存储体单元被布置在正面第二排中，其中，所述反面第一排的排列方向与所述反面第二排的排列方向垂直。第一排和第二排布置的存储体单元数量可以根据系统布局需求进行适当调节。所述九个正面存储体单元的一部分排成正面第一排，并且所述九个正面存储体单元的其余部分排成正面第二排，所述正面第一排的排列方向与所述正面第二排的排列方向平行；而且，所述九个反面存储体单元的一部分排成反面第一排，并且所述九个反面存储体单元的其余部分排成反面第二排，所述反面第一排的排列方向与所述反面第二排的排列方本文档来自技高网...
【技术保护点】
一种存储体结构，其特征在于包括：印制板的正面并排布置的九个正面存储体单元：正面第一存储体单元、正面第二存储体单元、正面第三存储体单元、正面第四存储体单元、正面第五存储体单元、正面第六存储体单元、正面第七存储体单元、正面第八存储体单元、以及正面第九存储体单元；印制板的反面与所述九个正面存储体单元相对应的位置处并排布置的九个反面存储体单元：反面第一存储体单元、反面第二存储体单元、反面第三存储体单元、反面第四存储体单元、反面第五存储体单元、反面第六存储体单元、反面第七存储体单元、反面第八存储体单元、以及反面第九存储体单元；印制板的正面安装的所述九个正面存储体单元属于第一路存控；以及印制板的反面安装的所述九个反面存储体单元属于第二路存控。
【技术特征摘要】
【专利技术属性】
技术研发人员：王彦辉，刘耀，贾福桢，金利峰，李滔，周培峰，
申请(专利权)人：无锡江南计算技术研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。