高性能静态存储器中的保持直到被存取RTA功率节省模式制造技术

本发明专利技术涉及一种用于具有保持直到被存取RTA模式的静态随机存取存储器SRAM的偏压电路。所述存储器由多个存储器阵列块(26)构成，所述多个存储器阵列块(26)各自包括8-T或10-T类型的SRAM单元、具有单独的读取及写入数据路径。偏压装置(27)包括在每一存储器阵列块(26)内，举例来说与个别列相关联，且连接在用于所述相关联列中的每一存储器单元中的交叉耦合逆变器的参考电压节点与接地节点之间。在正常操作模式中，接通与所述偏压装置并联连接的开关晶体管(29)，使得接地电压对每一单元中的所述交叉耦合逆变器进行偏压。在所述RTA模式中，关断所述开关晶体管，从而允许所述偏压装置将参考偏压升高到所述交叉耦合逆变器，从而降低由所述模式中的单元消耗的功率。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及集成电路，且更明确来说，涉及静态随机存取存储器(SRAM)集成电路及用于此类电路中的功率降低的方法。
技术介绍
现在，许多现代的电子装置及系统包括用于控制及管理范围宽广的功能及有用的应用的大量计算能力。这些电子装置及系统中的许多现在是手持便携式装置。举例来说，具有大量计算能力的许多移动装置现在可在市场中得到，包括现代移动电话送受话器(例如通常称为“智能手机”的现代移动电话送受话器)、个人数字助理(PDA)、移动因特网装置、基于平板的个人计算机、手持扫描器及数字收集器、个人导航装置及类似物。当然，这些系统及装置以电池供电以便为移动或手持的。因此，这些装置及系统中的电子电路的功率消耗是极受关注的，因为电池寿命通常是购买决定中以及所述装置或系统的使用中的重要因 素。这些现代装置及系统的计算能力通常由一个或一个以上处理器“核”提供，所述一个或一个以上处理器“核”在实施其功能时用作数字计算机。因此，这些处理器核一般从存储器检索可执行的指令、对也从存储器检索的数字数据执行算术及逻辑操作且将那些操作的结果存储在存储器中；当然，也提供用于获取及输出由处理器核处理的数据的其它输入及输出本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.04.21 US 12/764,4261.一种集成电路，其包括可在正常操作模式中及保持直到被存取RTA模式中操作的静态随机存取存储器SRAM，所述集成电路包含 多个存储器单元，其在至少一个存储器阵列块中以行及列布置，所述多个存储器单元中的每一者由布置成锁存器及读取缓冲器的金属氧化物半导体MOS阵列晶体管组成，其中每一列中的所述存储器单元中的每一者的所述锁存器在电力供应电压节点与参考电压节点之间被并联偏压； 第一多个偏压装置，其与第一存储器阵列块相关联，所述第一多个偏压装置中的每一者具有与其相关联存储器阵列块中的存储器单元串联连接在所述参考电压节点与接地参考电压节点之间的导电路径；及 第一开关装置，其具有连接在所述参考电压节点与所述接地参考电压节点之间的导电路径，且具有接收RTA控制信号的控制电极，使得所述第一开关装置在所述正常操作模式中接通且在所述RTA模式中关断。2.根据权利要求I所述的存储器，其进一步包含用于产生施加到所述第一开关装置的所述RTA控制信号的电路。3.根据权利要求I所述的存储器，其中所述第一多个偏压装置中的每一者与所述第一存储器阵列块中的存储器单元的单个列相关联。4.根据权利要求3所述的存储器，其进一步包含多个第一开关装置，所述多个第一开关装置各自与所述第一存储器阵列块的所述列中的一者相关联、各自具有连接在用于其相关联列的所述参考电压节点与所述接地参考电压节点之间的导电路径，且各自具有接收RTA控制信号的控制电极，使得其在所述正常操作模式中接通且在所述RTA模式中关断。5.根据权利要求I所述的存储器，其中所述第一多个偏压装置的所述导电路径彼此并联连接；且其中所述第一开关装置使其导电路径与所述第一多个偏压装置的所述导电路径并联连接。6.根据权利要求I所述的存储器，其中所述第一多个偏压装置中的每一者包含MOS晶体管，所述MOS晶体管具有连接在存储器单元的其至少一个列的其相关联的所述参考电压节点与所述接地参考电压节点之间的源极-漏极路径，且具有连接到其漏极的栅极。7.根据权利要求I所述的存储器，其进一步包含用于产生偏压参考电压的电压参考电路；且其中所述第一多个偏压装置中的每一者包含第一MOS晶体管，所述第一MOS晶体管具有连接在存储器单元的其至少一个列的其相关联的所述参考电压节点与所述接地参考电压节点之间，且具有从所述电压参考电路接收所述偏压参考电压的栅极。8.根据权利要求7所述的存储器，其中所述第一多个偏压装置中的每一者进一步包含第二 MOS晶体管，所述第二 MOS晶体管具有与所述第一 MOS晶体管的所述源极-漏极路径串联连接的源极-漏极路径，且具有连接到其漏极的栅极。9.根据权利要求I所述的存储器， 其中所述多个存储器单元中的每一者中的所述锁存器包含 第一及第二交叉耦合的逆变器，其在所述电力供应电压与所述参考节点之间被偏压，所述第一及第二交叉耦合的逆变器界定第一及第二存储节点；及 第一及第二通过晶体管，所述第一通过晶体管具有连接在所述第一存储节点与第一写入位线之间的导电路径，所述第二通过晶体管具有连接在所述第二存储节点与第二写入位线之间的导电路径，且所述第一及第二通过晶体管具有耦合到写入字线的控制电极； 且其中所述读取缓冲器包含 第一读取缓冲器驱动器晶体管，其具有导电路径，且具有耦合到所述第一存储节点的控制电极；及 第一读取缓冲器通过晶体管，其具有与所述第一读取缓冲器驱动器晶体管的所述导电路径串联连接在第一读取位线与接地参考电压节点之间的导电路径，且具有耦合到读取字线的控制电极。10.根据权利要求9所述的存储器，其中所述第一及第二通过晶体管中的每一者包含η沟道MOS晶体管，所述η沟道MOS晶体管具有源极-漏极路径、体节点及栅极；且...

【专利技术属性】
技术研发人员：阿南德·塞莎德里，
申请(专利权)人：德州仪器公司，
类型：
国别省市：