一种SRAM单元制造技术

本实用新型专利技术提出一种全新的6管SRAM单元结构，此结构采用读写分开技术，从而很大程度上解决了噪声容限的问题，并且此结构在数据保持状态下，采用漏电流以及正反馈保持数据，从而不需要数据的刷新来维持数据。仿真显示了正确的读写功能，并且读写速度和6管基本相同，但是比普通6管SRAM单元读写功耗显著降低。本实用新型专利技术能够有效的提高静态噪声容限从而增强了存储单元的稳定性，并且极大的降低整体的功耗。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及集成电路技术，特别涉及SRAM存储器设计领域。
技术介绍
近40年的CMOS器件不断缩小，以求达到更高的速度，更高性能和更低功耗。静态随机存取存储器(SRAM)凭着其高速和易用性的优势，已被广泛应用于系统级芯片(S0C)。据国际半导体技术蓝图(ITRS)的预测，到2013年内存将占到SOC面积的90%，这将导致了芯片的性能越来越取决于SRAM的性能。但是，随着CMOS技术的进一步发展，由此需要降低电源电压和阈值电压，而这一系列举措势必会降低SRAM单元的稳定性。另外，在深亚微米情况下，工艺环境以及随之带来的参数变化也会大大影响SRAM单元的稳定性。如图I所示，在传统6T-SRAM结构里，数据存储节点通过存取管直接连接到位线 外由于这种直接读写机制会使存储节点很容易受到外部噪声的影响从而可能导致逻辑错误。除了数据的稳定性问题之外，不断增大的芯片漏电流也是另一个需要考虑的问题。在现代高性能微处理器，超过40%的功耗是由于泄漏电流引起的。随着越来越多的晶体管集成到微处理器上，漏电功耗的问题将会更加突出。此外，漏电是待机模式下唯一能耗来源。SRAM单元是漏电流的一个重要来源。技术本文档来自技高网...

【技术保护点】
一种SRAM单元，其特征在于主要包括如下部分：由M2和M4的P型MOS管，以及M1，M3，M5，M6的N型MOS管构成的存储单元；第一N型MOS管的漏极与第二P型MOS管的漏极连接于存储节点Q，所述第二P型MOS管的源极与所述第三P型MOS管的源极均连接于高电源电平，所述第三P型MOS管漏极与第四型N型MOS管漏极连接于存储节点Qbar，所述第三P型MOS管栅极与第四型N型MOS管栅极连接于存储节点Q，所述第一N型MOS管的栅极连接于字线信号，而源极连接于位线非信号线；所述第二P型MOS管的栅极与第五N型MOS栅极连接于存储节点Qbar，所述第五N型MOS管的源极连接于位线信号，所述第五N型M...

【技术特征摘要】

【专利技术属性】
技术研发人员：张震，
申请(专利权)人：南京理工大学常熟研究院有限公司，
类型：实用新型
国别省市：