低功耗静态存储器SRAM制造技术

本发明专利技术属于存储器技术领域，提出一种减少漏电流的静态存储器SRAM系统，包括读写电路、ECC检错纠错电路、电压调节器、偏压管和存储单元阵列，电压调节器控制偏压管降低或增加存储单元阵列的电源电压；读写电路，用于当电源电压恢复到active模式，读取存储单元阵列内容，并将内容发送到ECC检错纠错电路；ECC检错纠错电路，用于检错纠错，并将改正后的值通过读写电路写回存储单元阵列。本发明专利技术采用ECC检测处于standby模式下SRAM各个阵列的单元值，在保证hold不出错的情况下尽可能降低阵列的电源电压或者抬高阵列的地线电压，以尽可能降低漏电，实现极低功耗。

【技术实现步骤摘要】

本专利技术属于存储器
，尤其涉及一种低功耗静态存储器SRAM。
技术介绍
如图4所示，是现有技术英特尔的一篇美国专利文献US6560139B2，涉及一种低漏电流的静态存储器阵列。当SRAM阵列处于active (read和write)模式时，阵列的地线电压降低，提高读写访问的速度；当阵列处于standby时，地线电压抬高，以减小漏电。附图4示出了 SRAM阵列的两个部分，访问第一部分时，第二部分不访问。附图5为台湾半导体制造有限公司申请的一篇关于减少漏电流的SRAM设备，申请号为US7269055B2。当SRAM阵列处于active (read和write)模式时,阵列的电源电压抬高,提高读写访问的速度；当阵列处 于standby时，电源电压降低，以减小漏电。而US6970374B是上述二者的结合，以此来降低漏电流。然而，当SRAM处于standby模式时，传统减小的方式很有可能没有到极限值，可以通过进一步降低电源电压或者抬高地线电压减小漏电，但是电源电压降低或者地线电压抬高过多，SRAM单元hold稳定性变差，甚至出错。另外，由于工艺波动和温度的影响，不同的存储阵列进入standby模式的降低电源电压和提高地线电压的程度也会有所不同。
技术实现思路
为了达到上述目的，本专利技术提出一种减少漏电流的静态存储器SRAM系统，包括读写电路、ECC检错纠错电路、电压调节器、偏压管和存储单元阵列，电压调节器控制偏压管降低或增加存储单元阵列的电源电压；读写电路，用于当电源电压恢复到active模式，读取存储单元阵列内容，并将内容发送到ECC检错纠错电路；ECC检错纠错电路，用于检错纠错，并将改正后的值通过读写电路写回存储单元阵列。优选的，ECC检错纠错电路和读写电路连接，并和电压调节器相连，电压调节器和偏压管连接，偏压管和存储单元阵列的电源线连接。优选的，存储单元阵列中的存储单元包括电源线，地线，字线，位线和互补位线。读写电路和存储单元阵列中的位线和互补位线连接。为了达到上述目的，本专利技术提出一种减少静态存储器SRAM漏电流的方法，包括以下步骤(1)电压调节器控制偏压管把阵列单元的电源电压降低到V0; (2)电源电压恢复到active模式，读写电路读取阵列中单元的内容，然后把所读内容送入ECC检错纠错电路，若出错，采用ECC纠错，并把改正后的值通过读写电路写回阵列，转到第(4)步；若没有出错，转到第(3)步；(3)采用电压调节器控制偏压管把阵列单元的电源电压降低到比前一次降低的值小AV，转到第(2)步；(4)将阵列单元的电源电压增加Λ V，阵列进入standby模式。采用ECC检测处于standby模式下SRAM各个阵列的单元值,在保证hold不出错的情况下尽可能降低阵列的电源电压或者抬高阵列的地线电压，以尽可能降低漏电，实现极低功耗。附图说明附图I为根据本专利技术一个实施例低功耗静态存储器SRAM单元；附图2为根据本专利技术一个实施例降低漏电流的静态存储器SRAM系统；附图3为根据本专利技术另一个实施例降低漏电流的静态存储器SRAM系统；附图4为现有技术低漏电流的静态存储器阵列；附图5为现有技术减少漏电流的SRAM设备。具体实施例方式附图I为根据本专利技术一个实施例低功耗静态存储器SRAM单元100。其中101为电源线，102为地线，103为字线，104为位线，105为互补位线，106为一个NMOS传输管，107为另一个NMOS传输管，108为一个PMOS负载管，109为另一个PMOS负载管，110为一个NMOS驱动管，111为另一个NMOS驱动管，112为存储节点，113为互补存储节点。第一 NMOS传输管106的漏端、栅端、源端分别与位线104、字线103、存储节点112连接；第二 NMOS传输管的漏端、栅端、源端分别与互补位线105、字线103、互补存储节点113连接；第一 PMOS负载管的漏端、栅端、源端分别与存储节点112、互补存储节点113、电源线101连接；第二 PMOS负载管的漏端、栅端、源端分别与互补存储节点113、存储节点112、电源线101连接；第一NMOS驱动管的漏端、栅端、源端分别与存储节点112、互补存储节点113、地线104连接；第二 NMOS驱动管的漏端、栅端、源端分别与互补存储节点113、存储节点112、地线104连接。附图2为根据本专利技术一个实施例降低漏电流的静态存储器SRAM系统200。和附图I中相同的元件使用了相同的附图标记，在此不一一赘述。其中，210为SRAM存储单元阵列，201为读写电路(SA&WD)，202为ECC检错纠错电路，203为电压调节器，204是一个偏压 管，220为外界电源线，230为地线。ECC检错纠错电路202和读写电路201连接，并和电压调节器203相连，电压调节器203和偏压管204连接。偏压管204和存储单元阵列210的电源线连接，同时和外界电源线连接。存储单元阵列210的地线和外界地线连接。假设存储单元阵列电源电压101降低到VO时，所有单元的值都不会改变，电压调节器控制偏压管204每次降低阵列电源电压的幅度为AV。当SRAM的某个阵列进入standby时，为了使阵列单元的电源电压101降低到最大程度，实现既降低阵列漏电，又不影响存储稳定性。具体实现方式如下(I)电压调节器203控制偏压管204把阵列单元的电源电压101降低到V0。(2)电源电压101恢复到active模式，读写电路201读取阵列中单元的内容，然后把所读内容送入ECC检错纠错电路202，若出错，采用ECC纠错，并把改正后的值通过读写电路201写回阵列210，转到第(4)步；若没有出错，转到第(3)步。(3)采用电压调节器203控制偏压管204把阵列单元的电源电压101降低到比前一次降低的值小Λ V，转到第⑵步。(4)将阵列单元的电源电压101增加Λ V，阵列进入standby模式。通过上述步骤，可以检测到的阵列处于standby模式时最低或者接近最低的电源电压，进而使得阵列的漏电尽可能小，实现极低功耗。值得注意的是，的取值越小，最终得到standby模式下的电源电压越接近最小值。附图3为根据本专利技术另一个实施例降低漏电流的静态存储器SRAM系统。和附图I中相同的元件使用了相同的附图标记，在此不一一赘述。其中，210为SRAM存储单元阵列，201为读写电路(SA&WD)，202为ECC检错纠错电路，203为电压调节器，304是一个偏压管，220为外界电源线，230为地线。ECC检错纠错电路202和读写电路201连接，并和电压调节器203相连，电压调节器203和偏压管204连接。偏压管304和存储单元阵列210的地线连接，同时和外界地线连接。存储单元阵列210的电源线和外界电源线连接。假设阵列地电压抬高到Vl时，所有单元的值都不会改变，电压调节器202控制偏压管203每次抬高阵列地电压102的幅度为Λ V。当SRAM的某个阵列进入standby时，为了使地电压102抬高到最大程度，实现既降低阵列漏电，又不影响存储稳定性。具体实现方式如下 (I)电压调节器203控制偏压管304把存储单元阵列的地电压102抬高到VI。(2)地电压101恢复到active模式，读写电路201读本文档来自技高网...

【技术保护点】
一种减少漏电流的静态存储器SRAM系统，包括读写电路、ECC检错纠错电路、电压调节器、偏压管和存储单元阵列，其特征在于：电压调节器控制偏压管降低或增加存储单元阵列的电源电压；读写电路，用于当电源电压恢复到active模式，读取存储单元阵列内容，并将内容发送到ECC检错纠错电路，另外，读写电路也可将ECC改正的值写入存储单元阵列；ECC检错纠错电路，用于检错纠错，并将改正后的值通过读写电路写回存储单元阵列。

【技术特征摘要】

【专利技术属性】
技术研发人员：林殷茵，薛晓勇，
申请(专利权)人：复旦大学，
类型：发明
国别省市：