非易失性存储器中的编程操作在预定接合处被分割为更小的片段用于在不同时间执行。预定接合处使得当在下一片段中重新开始操作时它们允许明确识别以便操作可以继续而无需从该操作的最开始重新开始。这通过要求每个片段的编程序列是基本的、即仅在预定类型的编程步骤处终止而实现。在下一片段中，通过检测在一组编程的字线之间的ECC错误的预定样式来识别终止编程步骤。
【技术实现步骤摘要】
【国外来华专利技术】
本申请涉及诸如半导体快闪存储器的可再编程非易失性存储器系统的操作，更具体地，涉及处理编程暂停和重新开始。
技术介绍
能够非易失性存储电荷的固态存储器、特别是被封装为小型规格卡的EEPROM和快闪EEPROM形式的固态存储器最近成为各种移动和手持设备、特别是信息装置和消费电子产品中的存储选择。不同于也是固态存储器的RAM (随机存取存储器)，快闪存储器是非易失性的，并且即使在切断电源之后仍保持它所存储的数据。而且，不同于ROM (只读存储器)，快闪存储器时可重写的，类似于盘存储设备。尽管成本更高，但是快闪存储器正被更多地用于大容量存储应用中。基于诸如硬盘驱动和软盘的旋转磁介质的传统大容量存储不适 合于移动和手持环境。这是因为盘驱动倾向于体积大，易出现机械故障，并且具有高等待时间和高功率要求。这些不希望的属性使得基于盘的存储在大部分移动和便携式应用中不实用。另一方面，嵌入式和可移动卡形式这两种的快闪存储器由于其小尺寸、低功耗、高速和高可靠性特征而理想地适合于移动和手持环境。快闪EEPROM类似于EEPROM (电可擦除可编程只读存储器)之处在于其是可被擦除的非易失性存储器，并且使新数据被写或“编程”到其存储器单元中。在场效应晶体管结构中，两者利用在源极和漏极区域之间的、位于半导体衬底中的沟道区之上的浮置(未连接)导电栅极。然后在浮置栅极之上提供控制栅极。由被保留在浮置栅极上的电荷量来控制晶体管的阈值电压特性。也就是，对于浮置栅极上给定水平的电荷，存在必须在“导通”晶体管之前施加到控制栅极以允许在其源极和漏极区之间导电的相应电压(阈值)。具体地，诸如快闪EEPROM的快闪存储器允许同时擦除存储器单元的全部块。浮置栅极可以保持一个范围的电荷，因此可以被编程到在阈值电压窗内的任何阈值电压电平。由器件的最小和最大阈值电平来界定(delimit)阈值电压窗的大小，该最小和最大阈值电平又对应于可以被编程到浮置栅极上的电荷的范围。阈值窗通常取决于存储器器件的特性、工作条件和历史。在该窗内的每个不同的可分辨的阈值电压电平范围原则上可以用于指定单元的明确的存储器状态。在目前的商业产品中，快闪EEPROM阵列的每个存储元件通常通过工作在二进制模式而存储单个位的数据，在该二进制模式中，存储元件晶体管的两个范围的阈值电平被定义为存储级。晶体管的阈值电平对应于在其存储元件上存储的电荷水平的范围。除了缩小存储器阵列的尺寸之外，趋势是通过在每个存储元件晶体管中存储多于一位的数据而进一步增加这样的存储器阵列的数据存储的密度。这通过为每个存储元件晶体管定义多于两个阈值电平作为存储状态来实现，现在四个这样的状态(每个存储元件2位数据)被包括在商业产品中。也在实现更多的存储状态，比如每个存储元件16个状态。每个存储元件存储器晶体管具有其可以在其中实际操作的某个总范围(窗)的阈值电压，并且该范围被划分为对其定义的多个状态加上允许各状态彼此之间清楚区分的状态之间的余量。显然，存储器单元被配置为存储的位越多，其需要工作在的误差余量越小。通常通过两种机制之一来将充当存储器单元的晶体管编程到“已编程”状态。在“热电子注入”中，施加到漏极的高电压加速了穿过衬底沟道区的电子。同时，施加到控制栅极的高电压拉动热电子经过薄栅极电介质到浮置栅极上。在“隧穿注入”中，相对于衬底，高电压被施加到控制栅极。以此方式，将电子从衬底拉到中间的(intervening)浮置栅极。虽然历史上使用术语“编程”来描述通过将电子注入到存储器单元的初始被擦除的电荷存储单元以便更改存储器单元的状态的向存储器的写入，但是现在该术语已经与诸如“写入”或“记录”的更常用的术语可互换地使用。可以通过多种机制来擦除存储器器件。对于EEPR0M，可通过相对于控制栅极向衬底施加高电压以便诱导浮置栅极中的电子遂穿过薄氧化物到衬底沟道区(即，Fowler-Nordheim隧穿)而电擦除存储器单元。通常，EEPROM可逐字节擦除。对于快闪EEPR0M，该存储器可一次性电擦除或一次一个或多个最小可擦除块地电擦除，其中最小可擦除块可以有一个或多个扇区组成，并且每个扇区可以由512字节或更多的数据组成。·存储器器件通常包括可以被安装在卡上的一个或多个存储器芯片。每个存储器芯片包括由诸如解码器和擦除、写和读电路的外围电路支持的存储器单元的阵列。更复杂的存储器器件还与进行智能和更高级的存储器操作和接口的外部存储器控制器一起工作。存在现今正使用的许多商业上成功的非易失性固态存储器器件。这些存储器器件可以是快闪EEPR0M，或可以使用其他类型的非易失性存储器单元。在美国专利No. 5070032、5095344、5315541、5343063 和 5661053,5313421 和 6222762 中给出了闪存和系统及其制造方法的例子。具体地，在美国专利No. 5570315,5903495,6046935中描述了具有NAND串结构的闪存器件。而且还由具有用于存储电荷的介电层的存储器单元制造非易失性存储器器件。取代先前描述的导电浮置栅极元件，使用介电层。由Eitan等人的“NR0M:A Novel Localized Trapping, 2_Bit Nonvolatile Memory Cell，，，IEEE ElectronDevice Letters, Vol. 21, No. 11，2000年11月，543-545页描述了利用介电存储元件的这种存储器器件。0N0介电层延伸穿过在源极和漏极扩散之间的沟道。用于一个数据位的电荷被定位在与漏极相邻的介电层中，且用于另一数据位的电荷被定位在与源极相邻的电介质层中。例如，美国专利No. 5768192和6011725公开了具有夹在两个二氧化硅层之间的俘获(trapping)电介质的非易失性存储器单元。通过分别读取该电介质内的空间上分离的电荷存储区域的二进制状态来实现多状态数据存储。为了改善读取和编程性能，并行地读取或编程阵列中的多个电荷存储元件或存储器晶体管。从而，一起读取或编程一“页”的存储器元件。在现有存储器架构中，一行通常包含几个交织的页，或者它可能构成一页。一页的所有存储器元件将被一起读取或编程。写入的数据中的错误在再次所述的存储器系统的类型以及包括磁盘存储系统的其他类型中，通过使用错误校正技术来维持被存储的数据的完整性。最普遍地，对同时被存储的每个扇区或者其他单位的数据计算错误校正码(ECC)，并且该ECC与该数据一起存储。ECC最普遍与用户数据的单元组一起存储，其中已经根据该用户数据的单元组计算了该ECC。用户数据的单元组可以是扇区或者多扇区的页。当从存储器读取此数据时，ECC用于确定被读取的用户数据的完整性。通常可以通过使用ECC来校正单元组的数据内的数据的错误位。趋势是降低存储器系统的尺寸以便能够将更多的存储器单元放在系统中并使得该系统尽可能地小以适合更小的主机设备。通过电路的更高集成以及配置每个存储器单元以存储更多位数据的组合来增加存储器容量。这两种技术需要存储器以增加的更收紧的错误余量来工作。这又对ECC矫正错误带来更多要求。可以设计ECC以校正预定数量的错误位。其需要校正的位越多，ECC将越复杂并计算强度越大。非易失性存储器通常与主本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：SA戈罗比茨，GA达西杰，
申请(专利权)人：桑迪士克科技股份有限公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。