电阻变化型非易失性存储装置制造方法及图纸

本发明专利技术的电阻变化型非易失性存储装置（100）具备配置在多个第一信号线与多个第二信号线之间的交叉点上的多个存储单元（10），多个存储单元（10）分别包括电阻变化元件（1）以及与电阻变化元件（1）串联连接的电流控制元件（2），电阻变化型非易失性存储装置（100）具备写入电路（105）、行选择电路（103）及列选择电路（104），写入电路（105）按以下顺序依次选择块（120），并对所选择的块（120）中包含的多个存储单元（10）进行初始击穿，该顺序为：从配置在与行选择电路（103）及列选择电路（104）中的一方电路远的位置上的块（120）向配置在与上述一方电路近的位置上的块（120）的顺序。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及具有存储单元的电阻变化型非易失性存储装置，该存储单元具有电阻值根据电信号可逆地变化的电阻变化元件和电流控制元件。
技术介绍
近年来，正在推进具有存储单元的非易失性存储装置的研发，该存储单元由电阻变化元件构成。电阻变化元件是具有电阻值根据电信号可逆地变化的性质、并且非易失性地存储与该电阻值对应的数据的元件。作为使用了电阻变化元件的非易失性存储装置，一般已知的非易失性存储装置是称作所谓ITlR型交叉点存储器，其将存储单元以矩阵状阵列配置而成。在该ITlR型交叉点存储器中，在正交配置的位线和字线的交点位置上配置了存储单元，该存储单元包含串联连接的晶体管和电阻变化元件。此外，为了进一步实现高集成化，已知一种非易失性存储装置，该非易失性存储装置称作所谓的IDlR型交叉点存储器，其将存储单元按矩阵状阵列配置而成。在该IDlR型交叉点存储器中，在正交配置的位线和字线之间的交点位置所配置了存储单元。该存储单元包含发挥电流控制元件的功能的双向二极管元件；以及与双向二极管元件串联连接的电阻变化元件。此外，还已知一种将多层的IDlR型交叉点存储器的存储单元层叠而成的非易失性存储装置。以往，关于使用了这种电阻变化元件的非易失性存储装置的存储单元的写入方法，提出了各种方法。在专利文献I中，关于IDlR型交叉点存储器的存储单元，提出了一种进行存储单元的初始化的动作即初始击穿动作中的、对字线及位线赋予电压的方法。图20是示出其中所示的非易失性存储装置的存储单元阵列的结构的图。此外，图21示出在同样对存储单元阵列进行初始击穿时向选择字线、非选择字线、选择位线及非选择位线赋予的电压波形。专利文献I的非易失性存储装置在对选择字线赋予选择电位(在该图中为VSS)的同时，使多个选择位线处于浮动状态。由此，连接了初始击穿结束的存储单元的位线的电压分别降低。因此，即使初始击穿时间按位具有偏差，也能够稳定地进行初始击穿。在专利文献2中，关于IR型交叉点存储器的存储单元，提出了一种进行存储单元的重写动作时决定重写顺序的方法。图22是示出其中所示的非易失性存储装置的存储单元阵列的结构的图。此外，图23示出对该存储单元阵列进行重写的顺序。专利文献2的方法关于选择线和位于同一线上的非选择单元，在高电阻状态的单元较多且将这些单元进行低电阻化时，从驱动电路的最远端开始进行重写。此外，该方法中，当在同一布线上低电阻状态的单元较多、且将它们进行高电阻化时，从最近端开始进行重写。通过该方法，能够抑制漏电流的影响，改善重写时的速度恶化，且容易控制重写后的电阻值。现有技术文献专利文献专利文献I :日本特开2010-218615号公报(图2，图3)专利文献2 :日本特开2007-226884号公报(图10，图12)专利技术概要专利技术要解决的问题但是，在这种电阻变化型非易失性存储装置中，要求能够更加稳定地进行初始击穿动作。
技术实现思路
鉴于上述问题，本专利技术的目的在于提供一种非易失性存储装置，该非易失性存储装置是使用了电阻变化型非易失性存储元件的IDlR型交叉点存储器阵列，能够稳定地初始击穿电阻变化元件。用于解决技术问题的方案为了实现上述目的，本专利技术的一方式的电阻变化型非易失性存储装置，具备多个第一信号线、与上述多个第一信号线交叉的多个第二信号线、以及具有多个在上述多个第一信号线和上述多个第二信号线之间的交叉点配置的存储单元的存储单元阵列，上述多个存储单元分别包括电阻变化元件，在被施加预定的第一极性的第一电压时，变化为属于第一范围的电阻值的低电阻状态，并且，在被施加与上述第一极性反极性的第二极性的第二电压时，变化为属于比上述第一范围高的第二范围的电阻值的高电阻状态；以及2个端子的电流控制元件，与上述电阻变化元件串联连接，上述电阻变化型非易失性存储装置具备写入电路，进行低电阻化写入和高电阻化写入，上述低电阻化写入是指对上述存储单元，经由对应的上述第一信号线及上述第二信号线施加绝对值为上述第一电压以上的上述第一极性的低电阻化电压，由此使上述电阻变化元件变化为上述低电阻状态，上述高电阻化写入是指对上述存储单元，经由对应的上述第一信号线及上述第二信号线施加绝对值为上述第二电压以上的上述第二极性的高电阻化电压，由此使上述电阻变化元件变化为上述高电阻状态；第一选择电路，选择上述多个第一信号线中某一个；以及第二选择电路，选择上述多个第二信号线中某一个，上述多个存储单元分割为多个块，上述多个块分别包含多个存储单元，上述写入电路还对制造上述电阻变化型非易失性存储装置后的初始状态的上述电阻变化元件，经由对应的上述第一信号线及上述第二信号线施加绝对值比上述低电阻化电压及上述高电阻化电压的绝对值大的初始击穿电压，由此进行使上述电阻变化元件转移到电阻能够通过上述低电阻化写入及上述高电阻化写入而变化的状态的初始击穿，在上述初始击穿中，向由上述第一选择电路选择的第一信号线及由上述第二选择电路选择的第二信号线，经由上述第一选择电路及上述第二选择电路施加上述初始击穿电压，在上述多个块中，按照从配置在与上述第一选择电路及上述第二选择电路中的至少一方的电路最远离的位置上的块向配置在与上述某一方电路最近的位置上的块的顺序，依次选择块，并对所选择的块所包含的多个存储单元进行上述初始击穿。专利技术效果通过以上结构，本专利技术能够提供一种电阻变化型非易失性存储装置，该电阻变化型非易失性存储装置在IDlR型交叉点存储器阵列中，能够对电阻变化元件稳定地进行初始击芽。附图说明图1是本专利技术的实施方式1的存储单元的电路图。图2是示出本专利技术的实施方式1的电流控制元件的电压_电流特性的一例的图表。图3A是示出本专利技术的实施方式1的单层交叉点构造的图。图3B是示出本专利技术的实施方式1的多层交叉点构造的图。图4是本专利技术的实施方式1的存储单元的截面构造的例。图5是示出本专利技术的实施方式1的电阻变化型非易失性存储装置的结构的图。图6A是本专利技术的实施方式1的电流限制电路、第一 HR化驱动电路及第LR化驱动 电路的电路图。图6B是本专利技术的实施方式1的第一 LR化驱动电路及第HR化驱动电路的电路图。图7是本专利技术的实施方式1的电流限制电路及控制电路的电路图。图8是本专利技术的实施方式1的包含电容负载电路的电阻变化型非易失性存储装置 的结构的图。图9是本专利技术的实施方式1的电容负载电路的电路图。图10是示出本专利技术的实施方式1的变形例的电阻变化型非易失性存储装置的结 构的图。图11A是本专利技术的实施方式1的变形例的电流限制电路、第一 HR化驱动电路及第 LR化驱动电路的电路图。图11B是本专利技术的实施方式1的变形例的第一 LR化驱动电路及第二 HR化驱动电 路的电路图。图12是本专利技术的实施方式1的变形例的电流限制电路及控制电路的电路图。图13A是示出本专利技术的实施方式1的电阻变化型非易失性存储装置的动作的时间 图。图13B是示出本专利技术的实施方式1的电阻变化型非易失性存储装置的动作的时间 图。图14是示出本专利技术的实施方式2的存储单元阵列的结构的图。图15是示出本专利技术的实施方式2的块的选择顺序的图。图16是示出本专利技术的实施方式2的块的选择顺序饿图。图17是示出本专利技术的实施方式2的块的选择顺序的图。图18是示出本专利技术的实施方式2的块的选择顺序的图。图19是示出本专利技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：池田雄一郎，岛川一彦，东亮太郎，河合贤，
申请(专利权)人：松下电器产业株式会社，
类型：
国别省市：