包括：参考单元(201a、b)，具有可变电阻元件，该可变电阻元件根据电信号的施加而在规定的低电阻状态LR与高电阻状态HR之间可逆地发生变化；比较器(204)，比较参考单元(201a、b)的电阻值；脉冲生成电路(202)，生成用于将参考单元(201a、b)设定为LR及HR中的任一方的电信号；以及控制电路(206)，控制以下动作，即将所生成的电信号施加给参考单元(201a、b)中的与比较器(204)的比较结果对应的一方，之后反复进行向参考单元(201a、b)中的与比较器(204)的新的比较结果对应的一方施加通过脉冲生成电路(202)生成的新的电信号的动作，之后将参考单元(201a、b)中的与比较器(204)的最终比较结果对应的一方连接到输出端子(208)上。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种由根据电信号可逆地改变电阻值的可变电阻型存储元件构成的存储器单元可变电阻型非易失性存储装置。
技术介绍
近年来，包括用可变电阻型存储元件构成的存储器单元的非易失性存储装置的研究开发得到进展。可变电阻型存储元件是指具有电阻值随着电信号等可逆地变化的性质、且能够非易失性地存储与该电阻值对应的数据的元件，基于氧化还原反应引起的电阻值变化的ReRAM、基于磁阻变化的MRAM、基于相变化引起的电阻值变化的PCRAM等相当于此。并且，作为使用了上述可变电阻型存储元件的非易失性存储装置，公知有如下装置在正交配置的位线与字线、源极线之间的交点位置上串联连接了 MOS晶体管和可变电 阻型存储元件的、所谓ITlR型的非易失性存储装置；同样在正交配置的位线与字线之间的交点位置上串联连接了二极管元件和可变电阻型存储元件的、所谓交叉点型的非易失性存储装置。通常从存储装置进行的读出，公知一般有以下参考单元方式(也称为虚拟单元方式)构成具有与所存储的数据“I”及数据“O”对应的存储信息的中间状态的信息的参考单元(还称为虚拟单元)，与从存储器单元读出的信息比较其大小关系，判断是数据“I”还是数据“O”。若是使用了可变电阻型存储元件的非易失性存储装置，则形成具有高电阻状态与低电阻状态的中间状态的电阻值的参考单元。在专利文献I中，公开了在MRAM的存储器电路结构中削减参考单元总数的结构。图18是MRAM装置的电路结构图，夹着感测放大器1005而在左右配置由MRAM元件构成的第I存储器单元阵列1001与第2存储器单元阵列1002。此外，分别与第I存储器单元阵列1001及第2存储器单元阵列1002相邻地配置第I参考单元阵列1003和第2参考单元阵列1004。并且，在读出并选择属于第I存储器单元阵列1001的存储器单元MC的情况下，属于第2参考单元阵列1004的参考单元RC被选择，通过感测放大器1005比较判定各电阻值的大小，在读出并选择属于第2存储器单元阵列1002的存储器单元MC的情况下，属于第I参考单元阵列1003的参考单元RC被选择，通过感测放大器1005比较判定各电阻值的大小。参考单元RC由具有存储器单元MC的低电阻状态与高电阻状态之间的电阻值(参考值)的固定电阻元件构成。具体而言，参考单元RC以与存储器单元MC相同的工艺结构形成并固定磁化方向，而且通过改变强磁性层的面积来将固定电阻值调整为期望的值。此夕卜，公开了以下内容，关于所使用的参考单元RC，在参考单元阵列1003中能够仅使用例如最上方的I位RCL1，在参考单元阵列1004中也能够仅使用例如最上方的I位RCR1，能够削减参考单元的个数。在专利文献2中，公开了由能够进行平衡(trimming)的参考单元构成的交叉点型ReRAM的结构。图19是ReRAM装置的基本结构图，通过感测放大器1012比较在存储器单元阵列1010内所配置的串联连接了可变电阻元件VR和二极管Di的存储器单元MC中流过的电流、和在同样构成的参考单元块1011中流过的电流的大小，并进行读出动作。在此，参考单元块1011内的多个参考单元RC均使用与存储器单元阵列1010相同的单元结构，其可变电阻元件VR被设定为所有单元的电阻值最高的状态、即最小的存储器单元电流状态，并且进行并联连接。并且，公开了通过对并联连接的参考单元RC的个数进行平衡调整，能够将用于读出存储器单元阵列1010的数据的参考电流值最优化。现有技术文献专利文献专利文献I :日本特开2010-49730号公报(图2) 专利文献2 :日本特开2009-117006号公报(图2)
技术实现思路
(专利技术要解决的课题)然而，通常情况下，由多个存储器单元构成的存储器单元阵列中，即使由同一存储器单元构成，各存储器单元在其加工尺寸及膜厚等方面也存在偏差，因此存储器单元中所记录的物理量在每I位上会略有差异，存在偏差。图I是在具有由N位存储器单元构成的存储器单元阵列的可变电阻型非易失性存储装置中，写入了高电阻状态或低电阻状态的多个存储器单元的电阻值的分布的示意图。在可变电阻型存储元件的情况下，存储器单元中所存储的信息与存储器单元取第I范围内的电阻值的低电阻(简称为LR)状态、及存储器单元取下限比上述第I范围的上限高的第2范围内的电阻值的高电阻(简称为HR)状态这至少2个电阻状态建立对应。并且，在存储器单元阵列整体中，如在图I中LR状态下的分布的下限值表示为LRmin、上限值表示为LRmax、HR状态下的分布的下限值表示为HRmin、上限值表示为HRmax那样，存储器单元的电阻值是按某一范围的散布而分布的。此时，公知与规定的基准电平比较后进行读出动作的参考单元方式对实现稳定的读出动作是有效的方式之一。并且，在该参考单元方式的情况下，参考单元被设定为LRmax与HRmin的中间值(以下称为参考电阻值)的情况较多。或者，更优选的是，考虑对读出速度及数据保存特性等的各种容限，若设定为略微高电阻侧，或设定为略微低电阻侧，则能够实现进一步的最优化设计。在专利文献I中，作为参考单元，稍微变更存储器单元结构，构成具有规定的参考电阻值的固定电阻元件。能够在制造阶段明确地固定为期望的值来制作参考电阻值。相反，会考虑到存储器单元阵列主体的电阻值分布及其绝对值因制造条件及实际的动作环境而改变。即，图I所示的分布的绝对值偏移，参考电阻值从最优点相对偏离，从而存在与访问时间等性能下降及数据保存等可靠性下降有关的课题。而在专利文献2中，将与存储器单元阵列主体相同结构的存储器单元用作参考单元，能够将制造条件的偏差同样地反映到参考单元中。此外，在专利文献2中公开了，将多个参考单元的电阻值设定为HR状态下的上限值HRmax之后，以使参考电阻值成为HRmin以下的电阻值的方式，对参考单元的并联连接个数进行平衡调整。然而，在该方法的情况下，也存在如何将参考单元设定为HR状态下的电阻分布的上限值HRmax、如何找出HR状态的电阻分布的下限值HRmin并以达到其以下的电阻值的方式进行平衡调整的课题。具体而言，虽然没有例示，但可以考虑例如预先假设HR状态的电阻分布的上限值HRmax，并进行写入以达到该值的方法。此时，与通过专利文献I说明的课题同样地，在预先假设的设定电阻值与实际的存储器单元的散布分布偏移的情况下，存在与访问时间等性能下降及数据保存等可靠性下降有关的课题。本专利技术是鉴于上述问题而做出的，其目的在于提供一种具有用于使参考单元接近LR状态的电阻值的分布范围的下限值LRmin、上限值LRmax、HR状态的电阻值的分布范围的下限值HRmin、上限值HRmax中的期望的一个值的合适的结构的参考单元电路、参考单元电 路的设定方法、使用参考单元电路的可变电阻型非易失性存储装置及可变电阻型非易失性存储装置的控制方法。(用于解决课题的手段)为了解决上述课题，本专利技术的一个方式的参考单元电路包括 第I参考单元及第2参考单元，利用可变电阻元件构成，该可变电阻元件根据电信号的施加，在具有第I范围内的电阻值的低电阻状态与具有第2范围内的电阻值的高电阻状态之间可逆地发生变化，上述第2范围的下限电阻值高于上述第I范围的上限电阻值；比较器，比较上述第I参考单元的电阻值与上述第2参考单元的电阻值；控制电路；施加本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：岛川一彦，
申请(专利权)人：松下电器产业株式会社，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。