具有交替选择的相变存储阵列块制造技术

本发明专利技术公开了一种相变存储器。该相变存储器具有多个块单元。所述块单元交替地被选择。交替的块单元选择抑制了子字线和通过子字线驱动器晶体管连接的地线上的峰值电流地弹跳。交替的位线选择避免了所选块单元中的邻近单元热干扰。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总体上涉及半导体存储器。更具体地，本专利技术涉及相变存储器。
技术介绍
至少ー种类型的相变存储器件——PRAM (相变随机存取存储器)——使用非晶态表示逻辑“I”并使用晶态表示逻辑“O”。在PRAM器件中，晶态被称为“置位状态”，并且非晶态被称为“复位状态”。因此，PRAM中的存储单元通过将该存储单元中的相变材料设置成晶态来存储逻辑“0”，而且该存储单元通过将相变材料设置成非晶态来存储逻辑“ I ”。通过将相变材料加热到高于预定熔融温度的第一温度并之后快速冷却该相变材料而将PRAM中的相变材料转换成非晶态。通过将相变材料加热到比熔融温度低但高于结晶温度的第二温度并保持一定的时间而将该相变材料转换到晶态。因此，通过使用上面描述的加热和冷却使PRAM的存储单元中的相变材料在非晶态与晶态之间转换，能够将数据编程到PRAM中的存储单元中。PRAM中的相变材料典型地包括含有锗(Ge)、锑(Sb)和碲(Te)的化合物，即“GST”化合物。GST化合物非常适用于PRAM，因为其能够通过加热和冷却而在非晶态与晶态之间快速转换。除了 GST化合物之外，或者作为GST化合物的替代，各种其他的化合物也能够用于相变材料。其他化合物的示例包括但不局限于ニ元素化合物(诸如GaSb、InSb, InSe,Sb2Te3 和 GeTe )、三元素化合物(诸如 GeSbTe、GaSeTe、InSbTe、SnSb2Te4 和 InSbGe)或者四元素化合物(诸如 AglnSbTe、(GeSn) SbTe、GeSb (SeTe)和 Te81Gel5Sb2S2)。 PRAM中的存储单元称为“相变存储単元”。相变存储単元典型地包括顶电极、相变材料层、底电极触点、底电极和存取晶体管。通过测量相变材料层的电阻来对相变存储单元执行读操作，以及通过如上所述那样对相变材料层进行加热和冷却来对相变存储单元执行编程操作。相变存储器件典型地包括存储单元阵列、写入驱动电路和列选择电路。存储单元阵列具有多个块单元(block unit)和多个字线驱动器。多个块单元中的每个块单元连接在所述多个字线驱动器中的一对邻近字线驱动器之间，并包括多个存储块。写入驱动电路包括多个写入驱动单元。每个写入驱动单元包括适用于向多个块单元中的相应块单元提供各自的编程电流的多个写入驱动器。列选择电路连接在存储单元阵列与写入驱动电路之间，并适用于响应于列选择信号来选择多个存储块中的至少ー个存储块，以向多个存储块中的至少ー个存储块提供相应的编程电流。图IA描绘了采用MOS晶体管的示例性相变存储单元。參照图1A，存储单元10包括相变电阻元件11 (也标记为“GST”)，该相变电阻元件包括GST化合物和N型金属氧化物半导体(NMOS)晶体管12 (也标记为“NT”)。相变电阻元件11连接在位线B/L与NMOS晶体管12之间。NMOS晶体管12连接在相变电阻元件11与地之间。另外，NMOS晶体管12具有连接到字线W/L的栅极。响应于被施加到字线W/L的字线电压，NMOS晶体管12导通。当NMOS晶体管12导通时，相变电阻元件11通过位线B/L接收电流。在图IA所示的特定示例中，相变电阻元件11连接在位线B/L与N MOS晶体管12之间，相变电阻元件11能够替代地被连接在NMOS晶体管12与地之间。图IB描绘了示例性的ニ极管型相变存储単元。參照图1B，存储单元20包括连接到位线B/L的相变电阻元件21 (也标记为“GST”)和连接在相变电阻元件21与字线W/L之间的ニ极管22 (也标记为“D”)。相变存储単元20通过选择字线W/L和位线B/L被访问。为了使相变存储単元20能够恰当地工作，当字线W/L被选择吋，字线W/L必须具有比位线B/L更低的电压电平(这是正向偏置情況)，从而电流能够流过相变电阻元件21。如果字线W/L具有比位线B/L高的电压，则ニ极管22被反向偏置而且没有电流流过相变电阻元件21。为了确保字线W/L具有比位线B/L更低的电压电平，当被选择吋，字线W/L通常连接到地。在图IA和IB中，相变电阻元件11和21能够可替换地被广泛地称为“存储元件”，并且NMOS晶体管12和ニ极管22能够可替换地被广泛地称为“选择元件”。相变存储単元10和20的操作在下面结合图2进行描述。特别地，图2是示出了在存储单元10和20的编程操作期间相变电阻元件11和21的温度特性的图示。在图2中，參考标号“I”表示在向非晶态转换期间相变电阻元件11和21的温度特性，以及參考标号“2”表示在向晶态转换期间相变电阻元件11和21的温度特性。在向非晶态转换期间，电流被施加到相变电阻元件11和21中的GST化合物并持续Tl时间，以增加GST化合物的温度使其高于熔融温度Tm。在持续时间Tl之后，GST化合物的温度快速下降或“被急速冷却”，从而GST化合物呈现非晶态。另ー方面，在向晶态转换期间，电流被施加到相变电阻元件11和21中的GST化合物并持续T2间隔(Τ2ΧΓ1)，以增加GST化合物的温度使其高于结晶温度Tx。在时间段Τ2之后，GST化合物被缓慢冷却至低于结晶温度，使得其呈现晶态。在所示的示例中，tl是温度从高向低改变的中间点。Tl可以是例如大约50ns，以及T2可以是大约200ns，但是这些可以依赖于PCM单元实现而改变。相变存储器件典型地包括被布置在存储单元阵列中的多个相变存储单元。在存储单元阵列中，每个存储单元典型地连接到相应的位线和相应的字线。例如，存储单元阵列可以包括以列布置的位线和以行布置的字线，其中相变存储単元位于列和行之间的每个交叉点附近。典型地，通过施加适当的电压电平至特定字线来选择连接到该特定字线的一行相变存储単元。例如，为了选择类似于图IA中所示的相变存储単元10的一行相变存储単元，将相对高的电压电平施加到相应的字线W/L以导通NMOS晶体管12。可替换地，为了选择类似于图IB中所示的相变存储単元20的一行相变存储単元，将相对低的电压电平施加到相应的字线W/L从而电流能够流过ニ极管22。图3示出了用于所有IO操作的ー个单元阵列选择。如图3所示，在编程电流被同时施加到与一个字线连接的多个存储单元的情况中，该字线的电压电平会因该字线中的寄生电阻而不期望地増加。随着该字线的电压电平増加，这多个存储单元的编程特性会恶化。例如，在具有图IB的ニ极管的ニ极管型相变存储单元中，如果字线W/L的电压电平不期望地増加，则ニ极管22可能不会完全导通。图4是示出了试图解决字线电压电平増加问题的设计的框图。图4示出了存储单元阵列110、列选择电路130和写入驱动电路140。第一块单元111至第四块单元114中的每个块単元包括四个存储块(未示出)。每个存储块包括多个相变存储单元。主字线(MWL)通过子字线驱动器(SWD)WD1、WD2、WD3、WD4、WD5连接到块单元111至114。SffD的使用可以避免字线电压不期望地増加。
技术实现思路
提供了包括以下三个特征的实施方式a)分区的IO ;b)交替的子块选择；以及(3)交替的位线。更一般地，在一些实施方式中，提供包括下述中的其中一者的PCM (相变存储器)配置 i)分区的 10;ii)交替的子块选择；iii)交替的位线；iv)分区的IO和交替的子块选择本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：潘弘柏，
申请(专利权)人：莫塞德技术公司，
类型：
国别省市：