串行连接的装置中的独立的写和读控制制造方法及图纸

一种存储装置，包括第一控制输入端口、第二控制输入端口、第三控制输入端口、数据输入端口、数据输出端口、内部存储器和控制电路。控制电路响应于第一控制输入端口上的控制信号，经由数据输入端口捕获命令和地址信息。当命令是读命令时，控制电路还响应于第二控制输入端口上的读控制信号，将与地址信息相关联的数据从内部存储器传输到数据输出端口上。当命令是写命令时，控制电路响应于第三控制输入端口上的写控制信号，在与地址信息相关联的位置处将经由数据输入端口捕获的数据写入内部存储器。

【技术实现步骤摘要】
【国外来华专利技术】串行连接的装置中的独立的写和读控制相关申请的交叉引用根据美国法典第35编第119节第e条，本申请要求在2011年12月8日提交的专利技术人为Pyeon、申请号为61/568275的美国临时申请，以及在2012年2月21日提交的申请号为13/401087的美国专利申请的权益，并且因此通过引用将这些申请包含于此。
本专利技术涉及半导体存储装置。
技术介绍
诸如存储装置的装置通常是串行连接的。串行连接的装置中的每个装置的操作是由控制器来控制的。在该装置是存储装置的情况下，期望独立地访问串行连接的装置中的每个装置。
技术实现思路
本专利技术的第一广泛方面试图提供一种存储装置，包括第一控制输入端口、第二控制输入端口、第三控制输入端口、数据输入端口、数据输出端口、内部存储器和控制电路。所述控制电路响应于第一控制输入端口上的控制信号，经由数据输入端口捕获命令和地址信息。当命令是读命令时，所述控制电路还响应于第二控制输入端口上的读控制信号，将与地址信息相关联的数据从内部存储器传输到数据输出端口上。当命令是写命令时，所述控制电路响应于第三控制输入端口上的写控制信号，在与地址信息相关联的位置处将本文档来自技高网...

【技术保护点】
一种存储装置，包括：第一控制输入端口；第二控制输入端口；第三控制输入端口；数据输入端口；数据输出端口；内部存储器；控制电路，其响应于所述第一控制输入端口上的控制信号经由所述数据输入端口捕获命令和地址信息；其中，当所述命令是读命令时，所述控制电路还响应于所述第二控制输入端口上的读控制信号，将与所述地址信息相关联的数据从所述内部存储器传输到所述数据输出端口上；以及其中，当所述命令是写命令时，所述控制电路还响应于所述第三控制输入端口上的写控制信号，在与所述地址信息相关联的位置处将经由所述数据输入端口捕获的数据写入所述内部存储器。

【技术特征摘要】
【国外来华专利技术】2011.12.08 US 61/568275;2012.02.21 US 13/4010871.一种存储装置，包括: 第一控制输入端口； 第二控制输入端口； 第三控制输入端口； 数据输入端口； 数据输出端口； 内部存储器； 控制电路，其响应于所述第一控制输入端口上的控制信号经由所述数据输入端口捕获命令和地址/[目息； 其中，当所述命令是读命令时，所述控制电路还响应于所述第二控制输入端口上的读控制信号，将与所述地址信息相关联的数据从所述内部存储器传输到所述数据输出端口上；以及 其中，当所述命令是写命令时，所述控制电路还响应于所述第三控制输入端口上的写控制信号，在与所述地址信息相关联的位置处将经由所述数据输入端口捕获的数据写入所述内部存储器。2.根据权利要求1所述的存储装置，其中，所述命令和地址信息包括命令和地址分组(CAP)，该命令和地址分组具有包括装置标识符字节、命令字节和/或存储器地址字节的连续字节流。3.根据权利要求1所述的存储装置，其中，命令字节传送与将由目的存储装置执行的命令相关的信息，并且其中，在CAP中的字节的数量取决于所述命令。4.根据权利要求1所述的存储装置，其中，如果写命令或者读命令以该存储装置为目的，则所述控制电路对写控制信号或者读控制信号作出响应。5.根据权利要求1所述的存储装置，其中，所述控制电路还被配置为从所述第一控制输入端口上的控制信号中提取装置标识符。6.根据权利要求5所述的存储装置，其中，如果所提取的装置标识符与该存储装置的分配的标识符相匹配，则所述控制电路对写控制信号或者读控制信号作出响应。7.根据权利要求1所述的存储装置，用至少一个其他存储装置形成链的部分，其中，所述控制电路被配置为将所述第一控制输入端口上的控制信号转发到所述链中的下一个装置。8.根据权利要求7所述的存储装置，其中，当所述命令是读命令时，所述控制电路还被配置为将所述第三控制输入端口上的信号传输到所述链中的下一个装置。9.根据权利要求8所述的存储装置，其中，在所述第三控制输入端口上的信号界定了以所述链中的另一个存储装置为目的的写数据分组(WDP)。10.根据权利要求7所述的存储装置，其中，当所述命令是读命令时，所述控制电路还被配置为将读控制信号传输到所述链中的下一个装置。11.根据权利要求7所述的存储装置，其中，当所述命令是写命令时，所述控制电路还被配置为将所述第二控制输入端口上的信号传输到所述链中的下一个装置。12.根据权利要求11所述的存储装置，其中，在所述第三控制输入端口上的信号界定了以所述链中的另一个存储装置为目的的读数据分组请求(RDPR)。13.根据权利要求12所述的存储装置，其中，当所述命令是写命令时，所述控制电路还被配置为暂停将写控制信号传输到所述链中的下一个装置。14.根据权利要求1所述的存储装置，其中，当所述命令是读命令时，所述控制电路还响应于读控制信号被置为无效，暂停将数据从所述内部存储器传输到所述数据输出端口上。15.根据权利要 求14所述的存储装置，其中，在所述控制电路暂停将数据从所述内部存储器传输到所述数据输出端口上的期间，所述控制电路还被配置为将数据从所述数据输入端口传输到所述数据输出端口并且将所述第一、第二和第三控制输入上的信号传输到所述链中的下一个装置。16.根据权利要求15所述的存储装置，其中，当所述命令是读命令时，所述控制电路还响应于读控制信号的重新有效，恢复将数据从所述内部存储器传输到所述数据输出端口上。17.根据权利要求1所述的存储装置，其中，当所述命令是写命令时，所述控制电路还响应于写控制信号被置为无效，暂停将经由所述数据输入端口捕获的数据写到所述内部存储器。18.根据权利要求17所述的存储装置，其中，在所述控制电路暂停将经由所述数据输入端口捕获的数据写到所述内部存储器的期间，所述控制电路还被配置为将所捕获的数据从所述数据输入端口传输到所述数据输出端口，并且将在所述第一、第二和第三控制输入上的信号传输到所述链中的下一个装置。19.根据权利要求18所述的存储装置，其中，当所述命令是写命令时，所述控制电路还响应于写控制信号的重新有效，恢复将从所述数据输入端口捕获的数据写到所述内部存储器。20.根据权利要求1所述的存储装置，其中，所述数据输入端口和所述数据输出端口中的每一个都包括多个引脚，用于向该存储装置以及从该存储装置并行传输数据。21.根据权利要求1所述的存储装置，其中，在从存储控制器接收的至少一个时钟信号的转换边沿处访问读控制信号和写控制信号。22.根据权利要求1所述的存储装置，其中，所述命令是突发数据加载启动命令、突发数据加载命令、写链路配置寄存器命令、突发数据读启动命令、突发数据读命令和读状态寄存器命令中的至少一个。23.根据权利要求1所述的存储装置，其中，所述内部存储器包括固态存储器。24.根据权利要求1所述的存储装置，其中，所述内部存储器包括半导体存储器。25.根据权利要求1所述的存储装置，其中，所述内部存储器包括下列中的至少一个:易失性存储器、非易失性存储器、易失性和非易失性存储器的组合。26.根据权利要求1所述的存储装置，其中，所述内部存储器包括闪存。27.根据权利要求1所述的存储装置，包括NAND闪存EEPROM、NOR闪存EEPROM、AND闪存 EEPROM、DiNOR 闪存 EEPROM、串行闪存 EEPROM、DRAM、SRAM、ROM、EPROM、FRAM、MRAM 和PCRAM中的至少一个。28.一种存储系统，包括连接到根据权利要求1所述的存储装置的链的存储控制器。29.一种用于由能够连接到串行连接的存储装置的链的存储控制器执行的方法，所述方法包括: 使读数据控 制信号有效，以界定以所述链中的第一目标存储装置为目的的读数据分组请求(RDPR)； 使写数据控制信号有效，以界定以所述链中的第二目标存储装置为目的的写数据分组(WDP)； 所述RDPR和所述WDP长度不同。30.根据权利要求29所述的方法，还包括: 在使写数据控制信号有...

【专利技术属性】
技术研发人员：潘弘柏，
申请(专利权)人：莫塞德技术公司，
类型：发明
国别省市：加拿大;CA