测试存储阵列的方法及控制装置制造方法及图纸

一种测试存储阵列的方法及控制装置，所述存储阵列中，同一列的存储单元共用一条位线，同一行的存储单元共用一条字线，每两行存储单元共用一条源线，所述测试方法包括：施加源线测试电压至与存储单元连接的所有源线；施加不为0V的位线测试电压至与存储单元连接的所有位线；施加0V电压至与存储单元连接的所有字线；经过预定测试时间后，去除施加的测试电压，读取每个存储单元的测试电流，将所述测试电流与参考电流进行比较，输出比较结果；根据所述比较结果，判断每个存储单元是否合格；其中，所述位线测试电压小于所述源线测试电压。本发明专利技术技术方案提供了一种测试存储阵列的方法及控制装置，减小了对小尺寸存储单元组成的存储阵列的测试时间。

【技术实现步骤摘要】

本专利技术涉及存储器
，尤其涉及一种测试存储阵列中易于产生列串扰的存储单元的方法及控制装置。
技术介绍
由于具有高速、高密度、可微缩、断电后仍然能够保持数据等诸多优点，非易失性存储器(NVM, Nonvolatile memory)作为一种集成电路存储器件,被广泛应用于如便携式电脑、手机、数码音乐播放器等电子产品中。通常，依据构成存储单元的晶体管栅极结构的不同，非易失性存储器存储单元结构分为两种堆叠栅极和分裂栅极结构，其中分裂栅极存储单元因为有效地避免了过擦除效应以及具有更高的编程效率而得到了广泛应用。图I为分裂栅极存储阵列的一种结构示意图，所述分裂栅极存储阵列包括多个呈 阵列排布的存储单元(即存储晶体管)，以及用于选择所述存储单元并提供驱动信号的多条字线、位线以及源线。具体地，该分裂栅极存储阵列包含k+Ι条字线(WLO，WLl，WL2，WL3，…，WLk-I，WLk)、n+l 条位线(BLO，BLl，…，BLn)以及 m+1 条源线(SLO，SL1，…，SLm)。每个分裂栅极存储单元的栅极、漏极、源极分别与字线、位线、源线连接，其中，同一列的存储单元共用一条位线，同一行的存本文档来自技高网...

【技术保护点】
一种测试存储阵列的方法，所述存储阵列中，同一列的存储单元共用一条位线，同一行的存储单元共用一条字线，每两行存储单元共用一条源线，其特征在于，包括：施加源线测试电压至与存储单元连接的所有源线；施加不为0V的位线测试电压至与存储单元连接的所有位线；施加0V电压至与存储单元连接的所有字线；经过预定测试时间后，去除施加的测试电压，读取每个存储单元的测试电流，将所述测试电流与参考电流进行比较，输出比较结果；根据所述比较结果，判断每个存储单元是否合格；其中，所述位线测试电压小于所述源线测试电压。

【技术特征摘要】

【专利技术属性】
技术研发人员：杨光军，胡剑，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：