存储器内建自测方法以及存储器错误检查方法技术

存储器内建自测方法以及存储器错误检查方法。按照存储器最高读取操时钟频率设置测试读取操作的时钟频率，测试的时钟频率和存储器的时钟频率完全一致，以达到最短的测试时间；执行内部读取操作，以判断读取成功还是失败；在读取成功的情况下，输出第一信号；在读取失败的情况下，输出第二信号；判断是否都完成了内部读取操作；如果判断完成存储器的所有扇区的内部读取操作，则判断输出信号是否都是第一信号；如果判断输出信号并非都是的第一信号，则根据输出第二信号的次数判断出错扇区或存储单元行或存储单元列的数量是否超出数量，并且根据判断输出的第二信号位置可以明确知道错扇区或者存储单元行或者存储单元列的具体位置，从而进行冗余修补。

【技术实现步骤摘要】

本专利技术涉及半导体
，更具体地说，本专利技术涉及一种存储器内建自测方法、以及采用了该存储器内建自测方法的存储器错误检查方法。
技术介绍
半导体存储器件(例如，闪存或嵌入式存储器等)不断地朝着高集成度和高容量存储单元的方向发展。在闪存设计中，通常采用各种错误检查及纠正修复方法来提高闪存芯片的成品率。存储器(例如嵌入式存储器)的可测试设计技术可包括直接测试、用嵌入式CPU进行测试和内建自测试技术(Built-in Self Test，BIST)。 内建自测BIST技术是在设计时在电路中植入相关功能电路用于提供自我测试功能的技术，以此降低器件测试对自动测试设备的依赖程度。现在，高度集成的电路被广泛应用，测试这些电路需要高速的混合信号测试设备。内建自测BIST技术可以通过实现自我测试从而减少对自动测试设备的需求。并且，存储器的内建自测(Memory Built-in Self Test, MB I ST)技术通常采用一种或多种算法为测试存储器一种或多种缺陷类型而特别设计。随着，存储器尺寸的逐步增大，希望能够提高存储器内建自测的速度、提高存储器内建自测的耐久力(耐久力特性表现于存储器的阈值电压区间，它与编程次数有密切的关系；具体地说，存储器可以经受的最大编程次数被称为耐久力)监控效率。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够提高存储器内建自测的速度、提高存储器内建自测的耐久力监控效率的存储器内建自测方法。根据本专利技术的第一方面，提供了一种存储器内建自测方法，其包括按照存储器最高读取操时钟频率设置测试读取操作的时钟频率，测试的时钟频率和存储器的时钟频率完全一致，以达到最短的测试时间；执行内部读取操作，以针对存储器的每个扇区或者每行存储单元或者每列存储单元判断当前扇区或者当前存储单元行或者当前存储单元列的读取成功还是失败；在当前扇区或者当前存储单元行或者当前存储单元列的读取成功的情况下，输出第一信号；以及在当前扇区或者当前存储单元行或者当前存储单元列的读取失败的情况下，输出第二信号。优选地，所述存储器内建自测方法用于高效测试有冗余功能的嵌入式存储器。优选地，所述读取操作的时钟频率是按照存储器最高读取操时钟频率设置。优选地，所述第一信号是信号“ I ”，并且所述第二信号是信号“O”。根据本专利技术的第二方面，提供了一种存储器错误检查方法，其包括按照存储器最高读取操时钟频率设置测试读取操作的时钟频率；执行内部读取操作，以针对存储器的每个扇区或者每行存储单元或者每列存储单元判断当前扇区或者当前存储单元行或者当前存储单元列的读取成功还是失败；在当前扇区或者当前存储单元行或者当前存储单元列的读取成功的情况下，输出第一信号；在当前扇区或者当前存储单元行或者当前存储单元列的读取失败的情况下，输出第二信号；判断是否存储器的所有扇区或者所有存储单元行或者所有存储单元列都完成了内部读取操作；如果判断完成存储器的所有扇区的内部读取操作，则判断输出信号是否都是第一信号；如果判断输出信号都是第一信号，则得出存储器通过测试的判断结果；以及如果判断输出信号并非都是的第一信号，则根据输出第二信号的次数判断出错扇区或者存储单元行或者存储单元列的数量是否超出冗余扇区或者冗余存储单元行或者冗余存储单元列的数量，并且根据判断输出的第二信号位置可以明确知道错扇区或者存储单元行或者存储单元列的具体位置，从而进行冗余修补。优选地，所述存储器错误检查方法用于高效测试有冗余功能的嵌入式存储器。优选地，所述读取操作的时钟频率按照存储器最高读取操时钟频率设置。优选地，所述第一信号是信号“ I ”，并且所述第二信号是信号“O”。根据本专利技术，能够提高存储器内建自测的速度、提高存储器内建自测的耐久力监控效率。此外，根据本专利技术，可以有效地及早发现冗余存储单元，对冗余存储单元数量作出判断，确定错扇区或者存储单元行或者存储单元列的具体位置，并且进行冗余修补，从而避免严重的存储器操作错误。附图说明结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术有更完整的理解 并且更容易地理解其伴随的优点和特征，其中图I示意性地示出了根据本专利技术优选实施例的存储器内建自测方法的流程图。图2示意性地示出了根据本专利技术优选实施例的存储器错误检查方法的流程图。需要说明的是，附图用于说明本专利技术，而非限制本专利技术。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。具体实施例方式为了使本专利技术的内容更加清楚和易懂，下面结合具体实施例和附图对本专利技术的内容进行详细描述。<第一实施例>图I示意性地示出了根据本专利技术优选实施例的存储器内建自测方法的流程图。如图I所示，根据本专利技术优选实施例的存储器内建自测方法包括第一步骤SI :按照存储器最高读取操时钟频率设置测试读取操作的时钟频率，测试的时钟频率和存储器的时钟频率完全一致，以达到最短的测试时间。第二步骤S2 :执行内部读取操作，以针对存储器的每个扇区判断当前扇区的读取成功还是失败。可选地，在第二步骤S2中，可执行内部读取操作，以针对存储器的每行存储单元或者每列存储单元来判断当前存储单元行或者存储单元列的读取成功还是失败。在当前扇区的读取成功的情况下，执行第三步骤S3，其中输出第一信号以表示当前扇区(或者，在判断当前存储单元行或者存储单元列的读取成功还是失败的情况下，判断当前的存储单元行或者存储单元列)的内部读取成功。在当前扇区的读取失败的情况下，执行第四步骤S4，其中输出第二信号以表示当前扇区(或者，在判断当前存储单元行或者存储单元列的读取成功还是失败的情况下，判断当前的存储单元行或者存储单元列)的内部读取失败。优选地，所述第一信号是信号“1”，并且所述第二信号是信号“O”。可替换地，当然可以使得所述第一信号是信号“0”，而所述第二信号是信号“ I”。优选地，在本专利技术的优选实施例中，上述存储器内建自测方法用于测试嵌入式存储器，例如闪存。〈第二实施例〉图2示意性地示出了根据本专利技术优选实施例的存储器错误检查方法的流程图。如图2所示，根据本专利技术优选实施例的存储器错误检查方法包括 第一步骤SI :设置读取操作的时钟频率，例如高速的时钟频率。具体地说，如图2所示，可按照存储器最高读取操时钟频率设置测试读取操作的时钟频率，测试的时钟频率和存储器的时钟频率完全一致，以达到最短的测试时间。优选地，所述读取操作的时钟频率处于20MHz至25MHz的范围内。进一步优选地，所述读取操作的时钟频率是20MHz (即，周期为50ns)或25MHz (即，周期为40ns)。第二步骤S2 :执行内部读取操作，以针对存储器的每个扇区判断当前扇区的读取成功还是失败。可选地，在第二步骤S2中，可执行内部读取操作，以针对存储器的每行存储单元或者每列存储单元来判断当前存储单元行或者存储单元列的读取成功还是失败。在当前扇区的读取成功的情况下，执行第三步骤S3，其中输出第一信号以表示当前扇区(或者，在判断当前存储单元行或者存储单元列的读取成功还是失败的情况下，判断当前的存储单元行或者存储单元列)的内部读取成功。在当前扇区的读取失败的情况下，执行第四步骤S4，其中输出第二信号以表示当前扇区(或者，在判断当前存储单本文档来自技高网...

【技术保护点】
一种存储器内建自测方法，其特征在于包括：按照存储器最高读取操时钟频率设置测试读取操作的时钟频率；执行内部读取操作，以针对存储器的每个扇区或者每行存储单元或者每列存储单元判断当前扇区或者当前存储单元行或者当前存储单元列的读取成功还是失败；在当前扇区或者当前存储单元行或者当前存储单元列的读取成功的情况下，输出第一信号；以及在当前扇区或者当前存储单元行或者当前存储单元列的读取失败的情况下，输出第二信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：钱亮，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：