具备与移位寄存段的第1晶体管具备的2个源极/漏极电极(Tr4s、Tr4d)中的至少一方在与上述第1晶体管的栅极电极(Tr4g)相反的一侧在膜厚方向相对的电容电极(CAPm)。电容电极(CAPm)和与电容电极(CAPm)相对的任一方源极/漏极电极(Tr4s、Tr4d)中的任一方与移位寄存段的输出晶体管的控制电极电连接。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于显示面板的栅极驱动器等的移位寄存器的电路图案布局。
技术介绍
近年来，用非晶硅在液晶面板上形成栅极驱动器、实现成本削减的栅极单片化正在进行。栅极单片也被称为无栅极驱动器、面板内置栅极驱动器、栅极嵌入式面板等。图15中示出专利文献I所记载的利用这样的栅极单片技术形成的栅极驱动部400的框图。该栅极驱动部400形成将多个分别与栅极线对应地连结的级410级联连接的构成。各级410具有置位端子S、栅极电压端子GV、一对时钟端子CK1、CK2、复位端子R，并且具有栅极输出端子OUTl以及进位输出端子0UT2。 各级、例如第j级STj的置位端子S被输入前段级STj-I的进位输出、即前段进位输出Cout (j-Ι),复位端子R被输入后段级STj+Ι的栅极输出、即后段栅极输出Gout (j+Ι)。时钟端子CKl、CK2被输入时钟信号CLKl、CLK2，栅极电压端子GV被输入栅极截止电压Voff0但是，第I级STj的置位端子S被输入扫描开始信号STV。栅极输出端子OUTI输出栅极输出Gout (j)，进位输出端子0UT2输出进位输出Cout (j)。接着，图16中示出级410的构成。级410包含输入部420、上拉驱动部430、下拉驱动部440以及输出部450。简单说明该构成的级410的动作，当前段进位输出Cout (j-Ι)为高电平(High)时，上拉驱动部430的晶体管M4为导通状态，电容C3被充电，连接点Jl变为高电平。此时，输出部450的晶体管M10、M11为导通状态，但当时钟信号CLKl为高电平时，通过作为自举电容的电容C3使连接点Jl的电位上冲，因此作为栅极输出Gout (j)和进位输出Cout (j)得到充分高电平。当后段栅极输出Gout (j+Ι)变为高电平时，晶体管M5、M13为导通状态，使连接点Jl、J2复位为低电平(Low)。其他输入部420、上拉驱动部430、以及下拉驱动部440的构成是用于将连接点J1、J2适当地保持为高电平或者低电平的电路。接着，图17中示出晶体管MlO的图案布局。晶体管MlO是进行栅极输出Gout (j)的晶体管，所以需要大的栅极宽度(沟道宽度)。因此，成为一对漏极/源极电极的输入电极73和输出电极75分别构成为梳齿状，以相互哨合的方式配置。梳齿状的输入电极73分别连接到输入信号线连结部72。输入信号线连结部72连接着输入信号线70a。梳齿状的输出电极75分别连接到输出信号线连结部76。输出信号线连结部76连接到输出电极扩展部79。并且，为了在晶体管MlO的栅极与源极之间形成电容C3，作为栅极电极的控制电极125和输出电极扩展部79以在膜厚方向相互相对的方式配置。而且，以与控制电极125之间在膜厚方向夹着输出电极扩展部79的方式配置有辅助电极83，控制电极125和辅助电极83通过接触孔183相互连接。输出电极扩展部79通过接触孔186连接到连结辅助构件84。连结辅助构件84连接着输出信号线70b。连结辅助构件84还通过接触孔188连接到连结部129。连结部129连接着栅极线121。现有技术文献专利文献专利文献I :日本公开专利公报“特开2005-352455号公报(公开日2005年12月22日)”专利文献2 :日本公开专利公报 “特开平11-190857号公报(公开日1999年7月13 日)”
技术实现思路
专利技术要解决的问题如图17的说明所记载的那样，专利文献I的电容C3形成如下构成在与作为输出晶体管的晶体管MlO的区域相邻的区域，在膜厚方向隔着绝缘膜层叠有控制电极125、输出电极扩展部79以及辅助电极83。由此，如图18所示，电容ClOl和电容C102并联，形成相当于电容C3的自举电容，电容ClOl通过相当于输出电极扩展部79的源极金属102和相当于控制电极125的栅极金属101在膜厚方向相对而形成，电容C102通过源极金属102和相当于辅助电极83的像素电极层103在膜厚方向相对而形成。但是，输出晶体管的栅极宽度非常大，因此元件尺寸非常大，所以作为自举电容执行功能的电容C3的元件面积也相应地变大。因此，当与大面积的输出晶体管相邻地设置这样的大面积的电容时，显示面板的边框面积增大。这样，利用现有的栅极单片技术形成的移位寄存器具有如下问题连接到输出晶体管的自举电容需要大面积，使显示面板的边框面积增大。或者具有如下问题不能形成充分的自举电容，不能进行移位寄存段的稳定的驱动。本专利技术是鉴于上述现有的问题而完成的，其目的在于实现能达到连接到移位寄存段的晶体管的电容的面积节省的移位寄存器和具备该移位寄存器的显示装置。用于解决问题的方案为了解决上述问题，本专利技术的移位寄存器的特征在于，在基板上以具备多个移位寄存段级联连接的构成的方式形成，上述移位寄存段具备第I晶体管，上述第I晶体管具备与2个源极/漏极电极中的至少一方在与栅极电极相反的一侧在膜厚方向相对的电容电极，上述电容电极和与上述电容电极相对的任一方上述源极/漏极电极中的任一方与上述移位寄存段的输出晶体管的控制电极电连接。根据上述的专利技术，在与第I晶体管具备的2个源极/漏极电极中的至少任一方之间形成某种电容的情况下，不必如以往那样在与晶体管的有源区域在面板面内方向分离的部位另外设置电容用的区域，能使用大致与有源区域在膜厚方向相对的区域进行追加。因此，能将边框区域抑制得小。综上所述，能起到可实现如下移位寄存器的效果能达到连接到移位寄存段的晶体管的电容的面积节省。另外，在第I晶体管是移位寄存段的输出晶体管的情况下，起到下面的效果。即，起到能形成充分的自举电容、能进行移位寄存段的稳定的驱动的效果，另外，起到如下效果在第I晶体管的栅极电极与第I晶体管具备的2个源极/漏极电极中的至少任一方之间追加自举电容等电容的情况下，不必如以往那样在与晶体管的有源区域在面板面内方向分离的部位另外设置电容用的区域，能使用大致与有源区域在膜厚方向相对的区域进行追加。为了解决上述问题，本专利技术的移位寄存器的特征在于，在基板上以具备多个移位寄存段级联连接的构成的方式形成，上述移位寄存段具备第I晶体管，关于该第I晶体管，从其他元件连接到上述第I晶体管的栅极电极和2个源极/ 漏极电极中的一电极的第I配线与从另一其他元件连接到上述第I晶体管的上述栅极电极和上述2个源极/漏极电极中的不同的一电极的第2配线相互在膜厚方向相对地配置，上述第I配线和上述第2配线使用相互不同的金属层。根据上述的专利技术，通过将已设置的不同的配线区域相互相对配置，能对第I晶体管追加电容。由此，在第I晶体管的任意的电极间追加电容的情况下，不必如以往那样在与晶体管的有源区域在面板面内方向分离的部位另外设置电容用的区域，能使用已设置的配线区域进行追加。因此，能将边框区域抑制得小。综上所述，起到能实现如下移位寄存器的效果能达到连接到移位寄存段的晶体管的电容的面积节省。另外，起到如下效果在第I晶体管是移位寄存段的输出晶体管的情况下，能形成充分的自举电容，能进行移位寄存段的稳定的驱动。另外，因为能将配线的金属层原样地用于电容的追加，所以起到如下效果能以在金属层的加工中使用的光掩模进行图案形成，不会伴随工艺工序的复杂化，并且不必新追加电容电极材料。为了解决上述问题，本专利技术的移位寄存器的特征在于，在本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：堀内智，吉田昌弘，山田崇晴，小笠原功，田中信也，菊池哲郎，
申请(专利权)人：夏普株式会社，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。