移位寄存器及显示装置制造方法及图纸

本发明专利技术提供了一种移位寄存器及显示装置，所述移位寄存器包含主要电路及次要电路。其中所述主要电路具有输出端、第一输入端及第二输入端。所述次要电路包含反向电路及下拉电路。所述下拉电路包含第一晶体管、第二晶体管、第三晶体管及第四晶体管。所述第一晶体管具有第一顶栅极及第一底栅极；所述第二晶体管具有第二顶栅极及第二底栅极；所述第三晶体管具有第三顶栅极及第三底栅极；以及所述第四晶体管具有第四顶栅极及第四底栅极。本发明专利技术提供的移位寄存器及显示装置可以抑制临界电压值的偏移，具有使用寿命长、稳定性好等优点。

【技术实现步骤摘要】

本专利技术涉及一种薄膜晶体管技术。更具体地说，本专利技术涉及一种双向移位寄存器电路的改良，其目的是对晶体管组件作临界电压补偿机制，进而改善晶体管组件临界电压位移(VthShift)的不稳定现象。
技术介绍
一般使用非晶硅薄膜晶体管为组成组件的扫描位移电路，其中有部分非晶硅薄膜晶体管组件会有临界电压位移(VthShift)的不稳定现象，随着使用时间的增加，临界电压位移的程度会严重影响扫描位移电路的正常运作，甚至最后扫描位移电路会因此而失效。现今以非晶硅薄膜晶体管来实现的移位寄存器电路，都会面临晶体管的临界电压随着使用时间的增加，而产生临界电压偏移的现象。而随着偏移的严重程度增加，也同时影响电路的正常运作，甚至于失效。
技术实现思路
为了解决现有技术中存在的缺失，本案专利技术人提出一种移位寄存器及显示装置来有效改善上述缺失。本专利技术解决了现有技术中移位寄存器电路会面临晶体管的临界电压随着使用时间的增加，产生临界电压偏移的现象，进而影响电路正常运作的问题，同时本专利技术也易于实现，因此，本专利技术具有产业可利用性。依据上述构想，本专利技术的一实施例提出一种移位寄存器其包含：主要电路以及次要电路。其中所述主要电路具有输出端、第一输入端及第二输入端，并与第一共同点电连接。所述次要电路与所述第一共同点电连接，并包含：反向电路以及下拉电路，所述下拉电路与所述反向电路电连接。其中所述下拉电路包含：第一晶体管、第二晶体管、第三晶体管及第四晶体管。所述第一晶体管，具有第一顶栅极、第一底栅极、第一晶体管的第一极及第一晶体管的第二极；所述第二晶体管，具有第二顶栅极、第r>二底栅极、第二晶体管的第一极及第二晶体管的第二极；所述第三晶体管，具有第三顶栅极、第三底栅极、第三晶体管的第一极及第三晶体管的第二极；以及所述第四晶体管，具有第四顶栅极、第四底栅极、第四晶体管的第一极及第四晶体管的第二极。本专利技术的另一实施例是提供一种显示装置其包含：显示面板以及移位寄存装置。其中所述移位寄存装置，用以驱动所述显示面板，所述移位寄存装置包含至少一移位寄存器，所述移位寄存器包含：主要电路以及次要电路。所述次要电路，与所述第一共同点电连接，并包含：反向电路以及下拉电路，所述下拉电路与所述反向电路电连接。其中所述下拉电路包含：第一晶体管、第二晶体管、第三晶体管以及第四晶体管。所述第一晶体管，具有第一顶栅极、第一底栅极、第一晶体管的第一极及第一晶体管的第二极；所述第二晶体管，具有第二顶栅极、第二底栅极、第二晶体管的第一极及第二晶体管的第二极；所述第三晶体管，具有第三顶栅极、第三底栅极、第三晶体管的第一极及第三晶体管的第二极以及所述第四晶体管，具有第四顶栅极、第四底栅极、第四晶体管的第一极及第四晶体管的第二极。基于上述本专利技术具体实施例提供的技术方案可知，本专利技术的移位寄存器及显示装置至少具有以下有益效果：可以抑制临界电压值的偏移，具有使用寿命长、稳定性好、满足高精细度面板的要求等优点。本专利技术通过下列实施例及图示说明，得到本领域技术人员更深入的了解上述的目的与优点。附图说明从以下关于优选实施例的描述中可以更详细地了解本专利技术，这些优选实施例是作为实例给出的，并且是结合附图而被理解的，其中：图1为显示本专利技术的第一例示性实施例的晶体管的示意图；图2为显示本专利技术的第二例示性实施例的移位寄存器的示意图；图3为显示本专利技术的第三例示性实施例的显示装置的示意图；图4(a)为显示本专利技术的第四例示性实施例的移位寄存器组的示意图；图4(b)为显示本专利技术的第四例示性实施例的所述第一移位寄存器的示意图；图4(c)为显示本专利技术的第四例示性实施例的所述第二移位寄存器的示意图；图4(d)为显示本专利技术的第四例示性实施例的所述第三移位寄存器的示意图；以及图4(e)为显示本专利技术的第四例示性实施例的驱动波形图。具体实施方式本案所提出的专利技术将可由以下的实施例说明而得到充分了解，使得本领域技术人员可以据以完成。然而，本领域普通技术人员将会认识到，可以在没有一个或者多个特定细节的情况下实践本专利技术。在下文所述的特定实施例代表本专利技术的示例性实施例，并且本质上仅为示例说明而非限制。本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。请参照图1，图1为显示本专利技术之第一例示性实施例的晶体管2a。所述晶体管2a具有底栅极GB、顶栅极GT、第一极D以及第二极S。所述底栅极GB具有底栅极电压VGB、所述顶栅极GT具有顶栅极电压VGT、所述第二极S具有第二极电压VS、所述底栅极GB与所述第二极S间具有第一电压V1、以及所述顶栅极GT与所述第二极S间具有第二电压V2。按图1中的形态规定场效应管的上侧端为所述第一极D，中间左端为所述底栅极GB，中间右端为所述顶栅极GT以及下侧端为所述第二极S。所述顶栅极GT为本案新增的技术特征，以作为逆接偏压(BackBias)使用。在图1中，由于所述顶栅极GT为相对所述底栅极GB设置，因此所述顶栅极GT可通过逆接偏压的作用，对所述晶体管2a作临界电压补偿机制。于液晶显示器中，一般栅极驱动器(GateDriver)的驱动电压，在所述底栅极电压VGB为15V，在所述第二极电压VS为-10V。于第一例示性实施例中，所述第二极电压VS为电连接至第一低电平VGL，所述顶栅极电压VGT为电连接至第二低电平VGL2，其中所述第二低电平VGL2＞所述第一低电平VGL。如图1所示，为了改善所述晶体管2a因为所述第一电压V1长时间处于大于0的情况而产生的临界电压位移(VthShift)的不稳定现象，本专利技术的第一例示性实施例使用所述顶栅极GT产生逆接偏压的作用。以所述底栅极电压VGB为15V及所述第二极电压VS为-10V为例，可计算出所述第一电压V1为25V，即大于0，表示所述晶体管2a会产生临界电压值变异。改善的方法是使所述第二电压V2＞0，即可将所述顶栅极电压VGT偏压在一大于所述第二极电压VS的条件，以所述顶栅极电压VGT为-8V为例，当所述顶栅极电压VGT＝-8V时，所述第二电压V2＝(-8)-(-10)＝2V，产生出的正电压可抑制临界电压值的偏移。请参照图2，图2为显示本专利技术的第二例示性实施例的移位寄存器3a。所述移位寄存器3a包含主要电路M1以及次要电路M2。所述主要电路M1具有输出端Out(n)、第一输入端In(n-2)及第二输入端In(n+2)，并与第一共同点P1电连接。所述次要电路M2包含反向电路M22以及下拉电路M21，所述下拉电路M21与所述反向电路M22电连接。所述下拉电路M21包含第一晶体管301、第二晶体管302、第三晶体管303及第四晶体管304。所述第一晶体管301具有第一顶栅极301_1、第一底栅极301_2、第一晶体管的第一极301_3及第一晶体管的第二极301_4；所述第二晶体管302具有第二顶栅极302_1、第二底栅极302_2、第二晶体管的第一极302_3及第二晶体管的第二极302_4；所述第三晶体管303具有第三顶栅极303_1、第三底栅极303_2、第三晶体管的第一极303_3及第三晶体管的第二极303_4；以及所述第四晶体管304具有第四顶栅极304_1、第四底栅极304_2、第四晶体管的第一极304_本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，所述移位寄存器包含：主要电路，具有输出端、第一输入端及第二输入端，并与第一共同点电连接；以及次要电路，与所述第一共同点电连接，并包含：反向电路；以及下拉电路，与所述反向电路电连接，包含：第一晶体管，具有第一顶栅极、第一底栅极、第一晶体管的第一极及第一晶体管的第二极；第二晶体管，具有第二顶栅极、第二底栅极、第二晶体管的第一极及第二晶体管的第二极；第三晶体管，具有第三顶栅极、第三底栅极、第三晶体管的第一极及第三晶体管的第二极；以及第四晶体管，具有第四顶栅极、第四底栅极、第四晶体管的第一极及第四晶体管的第二极。

【技术特征摘要】
1.一种移位寄存器，其特征在于，所述移位寄存器包含：主要电路，具有输出端、第一输入端及第二输入端，并与第一共同点电连接；以及次要电路，与所述第一共同点电连接，并包含：反向电路；以及下拉电路，与所述反向电路电连接，包含：第一晶体管，具有第一顶栅极、第一底栅极、第一晶体管的第一极及第一晶体管的第二极；第二晶体管，具有第二顶栅极、第二底栅极、第二晶体管的第一极及第二晶体管的第二极；第三晶体管，具有第三顶栅极、第三底栅极、第三晶体管的第一极及第三晶体管的第二极；以及第四晶体管，具有第四顶栅极、第四底栅极、第四晶体管的第一极及第四晶体管的第二极。2.如权利要求1所述的移位寄存器，其特征在于，所述第一底栅极及所述第二底栅极皆与第二共同点电连接；所述第三底栅极及所述第四底栅极皆与第三共同点电连接；所述第一晶体管的第一极与所述第四晶体管的第二极皆电连接至所述输出端；所述第二晶体管的第二极与所述第三晶体管的第一极皆电连接至所述第一共同点；所述第一晶体管的第二极、所述第二晶体管的第一极、所述第三晶体管的第二极及所述第四晶体管的第一极皆电连接至第一低电平；以及所述第一顶栅极、所述第二顶栅极、所述第三顶栅极及所述第四顶栅极皆电连接至第二低电平。3.如权利要求2所述的移位寄存器，其特征在于，所述第二低电平的电压比所述第一低电平的电压高；以及所述第一输入端的输入信号为所述输出端的输出信号的前一级或前二级信号，所
\t述第二输入端的输入信号为所述输出端的输出信号的后一级或后二级信号。4.如权利要求2所述的移位寄存器，其特征在于，所述主要电路包含：上拉电路，包含：第五晶体管，具有第五底栅极、第五晶体管的第一极及第五晶体管的第二极，其中所述第五底栅极与所述第一共同点电连接，所述第五晶体管的第一极接收一时钟信号，且所述第五晶体管的第二极与所述输出端电连接；以及电容，其中所述电容的一第一连接端与所述输出端电连接，且所述电容的一第二连接端与所述第一共同点电连接；第六晶体管，具有第六底栅极、第六晶体管的第一极及第六晶体管的第二极，其中所述第六底栅极与所述第一输入端电连接，所述第六晶体管的第一极接收一顺向偏压，且所述第六晶体管的第二极与所述第一共同点电连接；以及第七晶体管，具有第七底栅极、第七晶体管的第一极及第七晶体管的第二极，其中所述第七底栅极与所述第二输入端电连接，所述第七晶体管的第一极与所述第一共同点电连接，且所述第七晶体管的第二极接收一逆向偏压。5.如权利要求2或4所述的移位寄存器，其特征在于，所述反向电路还包含：第八晶体管，具有第八底栅极、第八晶体管的第一极及第八晶体管的第二极，其中所述第八底栅极与所述第八晶体管的第一极皆与第三输入端电连接，且所述第八晶体管的第二极与所述第二共同点电连接；第九晶体管，具有第九底栅极、第九晶体管的第一极及第九晶体管的第二极，其中所述第九底栅极与所述第一共同点电连接，所述第九晶体管的第一极与所述第二共同点电连接，且所述第九晶体管的第二极与所述第一低电平电连接；第十晶体管，具有第十底栅极、第十晶体管的第一极及第十晶体管的第二极，其中所述第十底栅极与第四输入端电连接，所述第十晶体管的第一极与所述第二共同点电连接，且所述第十晶体管的第二极与所述第一低电平电连接；第十一晶体管，具有第十一底栅极、第十一晶体管的第一极及第十一晶体管的第二极，其中所述第十一底栅极与所述第三输入端电连接，所述第十一晶体管的第一极与所述第一低电平电连接，且所述第十一晶体管的第二极与所述第三共同点电连接；第十二晶体管，具有第十二底栅极、第十二晶体管的第一极及第十二晶体管的第二极，其中所述第十二底栅极与所述第一共同点电连接，所述第十二晶体管的第一极
\t与所述第一低电平电连接，且所述第十二晶体管的第二极与所述第三共同点电连接；以及第十三晶体管，具有第十三底栅极、第十三晶体管的第一极及第十三晶体管的第二极，其中所述第十三底栅极与所述第十三晶体管的第二极皆与所述第四输入端电连接，且所述第十三晶体管的第一极与所述第三共同点电连接。6.如权利要求5所述的移位...

【专利技术属性】
技术研发人员：林松君，刘轩辰，詹建廷，
申请(专利权)人：南京瀚宇彩欣科技有限责任公司，瀚宇彩晶股份有限公司，
类型：发明
国别省市：江苏;32