移位寄存器单元及其控制方法、栅极驱动电路、显示装置制造方法及图纸

本发明专利技术实施例提供一种移位寄存器单元及其控制方法、栅极驱动电路、显示装置，涉及显示技术领域，能够降低GOA电路中下一级移位寄存器单元对上一级移位寄存器单元输出的栅极扫描信号造成影响的几率。该移位寄存器单元包括移位驱动模块，用于在第一时钟信号端的控制下，将信号输入端的电压进行存储，或者用于在信号输入端、第一时钟信号端、第二时钟信号端的控制下，将第二时钟信号端的电压输出至第一信号输出端；输出模块，用于在第一信号输出端的控制下，将第一电压端的电压输出至第二信号输出端；下拉模块，用于在第一时钟信号端的控制下，将第一信号输出端和第二信号输出端的电压分别下拉至第二电压端、第三电压端。

Shift register unit and its control method, grid drive circuit and display device

The embodiment of the invention provides a shift register unit and its control method, the gate drive circuit, display device, relates to the technical field of display, can reduce the probability of a lower level circuit GOA shift register unit impact on a level shift register unit outputs the gate scan signal. The shift register unit includes a shift drive module is used to control the clock signal in the first terminal, the voltage signal input end of the storage, or used in the control signal input terminal, a first clock signal and clock signal the end of the end of second, the output voltage to the first signal output end of the second clock signal output end of the module; first, used in the control signal output, the output voltage to the second voltage signal output end of the first end; lower module used to control in the end of the first clock signal, the first signal voltage output terminal and the signal output end of the second to second respectively, third terminal voltage drop voltage terminal.

【技术实现步骤摘要】
移位寄存器单元及其控制方法、栅极驱动电路、显示装置
本专利技术涉及显示
，尤其涉及一种移位寄存器单元及其控制方法、栅极驱动电路、显示装置。
技术介绍
显示装置例如TFT-LCD(ThinFilmTransistorLiquidCrystalDisplay，薄膜晶体管-液晶显示器)内设置有阵列基板，其中，阵列基板可以划分为显示区域和位于显示区域周边的布线区域。其中周边区域内设置有用于对栅线进行逐行扫描的栅极驱动器。现有的栅极驱动器常采用GOA(GateDriveronArray，阵列基板行驱动)设计将TFT(ThinFilmTransistor，薄膜场效应晶体管)栅极开关电路集成在上述周边区域构成GOA电路，以实现窄边框设计。现有技术中，GOA电路包括多个级联的移位寄存器单元，每一个移位寄存器单元的输出端连接一行栅线，用于向栅线输入栅极驱动信号。其中，上一级移位寄存器单元的输出端的信号作为下一级移位寄存器单元的输入信号。在此情况下，下一级移位寄存器单元对上一级移位寄存器单元输出的栅极扫描信号造成损耗，降低栅极扫描信号的稳定性，进而降低显示效果。
技术实现思路
本专利技术的实施例提供一种移位寄存器单元及其控制方法、栅极驱动电路、显示装置，能够降低GOA电路中下一级移位寄存器单元对上一级移位寄存器单元输出的栅极扫描信号造成影响的几率。为达到上述目的，本专利技术的实施例采用如下技术方案：本专利技术实施例的一方面，提供一种移位寄存器单元，包括移位驱动模块、下拉模块以及输出模块；所述移位驱动模块连接信号输入端、第一时钟信号端、第二时钟信号端以及第一信号输出端；所述移位驱动模块用于在所述第一时钟信号端的控制下，将所述信号输入端的电压进行存储，或者用于在所述信号输入端、所述第一时钟信号端、所述第二时钟信号端的控制下，将所述第二时钟信号端的电压输出至所述第一信号输出端；所述输出模块连接所述第一信号输出端、所述第一电压端以及第二信号输出端；所述输出模块用于在所述第一信号输出端的控制下，将所述第一电压端的电压输出至所述第二信号输出端；所述下拉模块连接所述第一时钟信号端、第二电压端、第三电压端、所述第一信号输出端以及所述第二信号输出端；所述下拉模块用于在所述第一时钟信号端的控制下，将所述第一信号输出端和所述第二信号输出端的电压分别下拉至所述第二电压端、所述第三电压端；其中，所述第二电压端的输出电压的幅值大于所述第三电压端输出电压的幅值。优选的，所述移位驱动模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管以及电容；所述第一晶体管的栅极连接所述第一时钟信号端，第一极连接所述信号输入端、第二极与所述第二晶体管的第二极相连接；所述第二晶体管的栅极连接所述第一时钟信号端，第一极连接所述第四晶体管的栅极；所述第三晶体管的栅极连接所述第四晶体管的栅极，第一极连接第二时钟信号端，第二极与所述第一晶体管的第二极相连接；所述第四晶体管的第一极连接所述第二时钟信号端，第二极连接所述第一信号输出端；所述电容的一端连接所述第四晶体管的栅极，第二极与所述第四晶体管的第二极相连接。优选的，还包括修复模块；所述修复模块连接所述信号输入端、所述第一时钟信号端、所述第二时钟信号端以及所述第一输出端；所述修复模块用于在所述信号输入端、第一时钟信号端以及第二时钟信号端的控制下，将所述第二时钟信号端的电压输出至所述第一信号输出端。进一步优选的，所述修复模块包括第五晶体管和第六晶体管；所述第五晶体管的栅极连接第一时钟信号端，第一极连接信号输入端，第二极连接所述第六晶体管的栅极；所述第六晶体管的第一极连接所述第二时钟信号端，第二极连接所述第一信号输出端；当所述移位驱动模块包括所述第四晶体管时，所述第五晶体管和所述第六晶体管的宽长比为所述第四晶体管宽长比的18％～22％。优选的，所述下拉模块包括第七晶体管和第八晶体管；所述第七晶体管的栅极连接所述第一时钟信号端，第一极连接所述第一信号输出端，第二极连接所述第二电压端；所述第八晶体管的栅极连接所述第一时钟信号端，第一极连接所述第二信号输出端，第二极连接所述第三电压端。优选的，所述输出模块包括第九晶体管，所述第九晶体管的栅极连接所述第一信号输出端，第一极连接所述第一电压端，第二极与所述第二信号输出端相连接。本专利技术实施例的另一方面，提供一种栅极驱动电路包括多个级联的上所述的任意一种移位寄存器单元；所述第一级移位寄存器单元的信号输入端连接起始信号端；除了第一级移位寄存器单元以外，上一级移位寄存器单元的第一信号输出端连接下一级移位寄存器单元的信号输入端。本专利技术实施例的又一方面，提供一种显示装置，包括如上所述的栅极驱动电路。本专利技术实施例的再一方面，提供一种用于驱动如上所述的任意一种移位寄存器单元的方法，在一图像帧内，所述方法包括：在第一阶段，移位驱动模块在第一时钟信号端的控制下，将信号输入端的电压进行存储；下拉模块在第一时钟信号端的控制下，将第一信号输出端和第二信号输出端的电压分别下拉至第二电压端、第三电压端；其中，所述第二电压端的输出电压的幅值大于所述第三电压端输出电压的幅值；在第二阶段，移位驱动模块在所述信号输入端、所述第一时钟信号端以及第二时钟信号端的控制下，将所述第二时钟信号端的电压输出至第一信号输出端；输出模块在所述第一信号输出端的控制下，将第一电压端的电压输出至第二信号输出端；在第三阶段，下拉模块在第一时钟信号端的控制下，将第一信号输出端和第二信号输出端的电压分别下拉至第二电压端、所述第三电压端。优选的，当所述移位寄存器单元还包括修复模块时，在所述第二阶段，所述方法还包括所述修复模块在所述信号输入端、第一时钟信号端以及第二时钟信号端的控制下，将所述第二时钟信号端的电压输出至所述第一信号输出端。本专利技术实施例提供一种移位寄存器单元及其控制方法、栅极驱动电路、显示装置。该移位寄存器单元包括移位驱动模块、下拉模块以及输出模块。其中，移位驱动模块连接信号输入端、第一时钟信号端、第二时钟信号端以及第一信号输出端。移位驱动模块用于在第一时钟信号端的控制下，将信号输入端的电压进行存储，或者用于在信号输入端、第一时钟信号端、第二时钟信号端的控制下，将第二时钟信号端的电压输出至第一信号输出端。输出模块连接第一信号输出端、第一电压端以及第二信号输出端。输出模块用于在第一信号输出端的控制下，将第一电压端的电压输出至第二信号输出端。下拉模块连接第一时钟信号端、第二电压端、第三电压端、第一信号输出端以及第二信号输出端。下拉模块用于在第一时钟信号端的控制下，将第一信号输出端和第二信号输出端的电压分别下拉至第二电压端、第三电压端。其中，第二电压端的输出电压的幅值大于第三电压端输出电压的幅值。由上述可知，本申请提供的移位寄存器单元具有第一信号输出端和第二信号输出端。在此情况下，当采用上述多个移位寄存器单元级联以构成栅极驱动电路时，上一级移位寄存器单元的第一信号输出端与下一级移位寄存器单元的信号输入端相连接。此外，每一级移位寄存器单元的第二信号输出端用于与栅线相连接，以向栅线输出栅极扫描信号。这样一来，一方面，每个移位寄存器单元的第二信号输出端无需与下一级移位寄存器单元相连接，因此该第二信号输出端输出的栅极扫描信号不会受到下一级移位寄存器单元的影响。从本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括移位驱动模块、下拉模块以及输出模块；所述移位驱动模块连接信号输入端、第一时钟信号端、第二时钟信号端以及第一信号输出端；所述移位驱动模块用于在所述第一时钟信号端的控制下，将所述信号输入端的电压进行存储，或者用于在所述信号输入端、所述第一时钟信号端、所述第二时钟信号端的控制下，将所述第二时钟信号端的电压输出至所述第一信号输出端；所述输出模块连接所述第一信号输出端、所述第一电压端以及第二信号输出端；所述输出模块用于在所述第一信号输出端的控制下，将所述第一电压端的电压输出至所述第二信号输出端；所述下拉模块连接所述第一时钟信号端、第二电压端、第三电压端、所述第一信号输出端以及所述第二信号输出端；所述下拉模块用于在所述第一时钟信号端的控制下，将所述第一信号输出端和所述第二信号输出端的电压分别下拉至所述第二电压端、所述第三电压端；其中，所述第二电压端的输出电压的幅值大于所述第三电压端输出电压的幅值。

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括移位驱动模块、下拉模块以及输出模块；所述移位驱动模块连接信号输入端、第一时钟信号端、第二时钟信号端以及第一信号输出端；所述移位驱动模块用于在所述第一时钟信号端的控制下，将所述信号输入端的电压进行存储，或者用于在所述信号输入端、所述第一时钟信号端、所述第二时钟信号端的控制下，将所述第二时钟信号端的电压输出至所述第一信号输出端；所述输出模块连接所述第一信号输出端、所述第一电压端以及第二信号输出端；所述输出模块用于在所述第一信号输出端的控制下，将所述第一电压端的电压输出至所述第二信号输出端；所述下拉模块连接所述第一时钟信号端、第二电压端、第三电压端、所述第一信号输出端以及所述第二信号输出端；所述下拉模块用于在所述第一时钟信号端的控制下，将所述第一信号输出端和所述第二信号输出端的电压分别下拉至所述第二电压端、所述第三电压端；其中，所述第二电压端的输出电压的幅值大于所述第三电压端输出电压的幅值。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位驱动模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管以及电容；所述第一晶体管的栅极连接所述第一时钟信号端，第一极连接所述信号输入端、第二极与所述第二晶体管的第二极相连接；所述第二晶体管的栅极连接所述第一时钟信号端，第一极连接所述第四晶体管的栅极；所述第三晶体管的栅极连接所述第四晶体管的栅极，第一极连接第二时钟信号端，第二极与所述第一晶体管的第二极相连接；所述第四晶体管的第一极连接所述第二时钟信号端，第二极连接所述第一信号输出端；所述电容的一端连接所述第四晶体管的栅极，第二极与所述第四晶体管的第二极相连接。3.根据权利要求1或2所述的移位寄存器单元，其特征在于，还包括修复模块；所述修复模块连接所述信号输入端、所述第一时钟信号端、所述第二时钟信号端以及所述第一输出端；所述修复模块用于在所述信号输入端、第一时钟信号端以及第二时钟信号端的控制下，将所述第二时钟信号端的电压输出至所述第一信号输出端。4.根据权利要求3所述的移位寄存器单元，其特征在于，所述修复模块包括第五晶体管和第六晶体管；所述第五晶体管的栅极连接第一时钟信号端，第一极连接信号输入端，第二极连接所述第六晶体管的栅极；所述第六晶体管...

【专利技术属性】
技术研发人员：李蒙，王迎，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京,11