移位寄存器及显示装置制造方法及图纸

构成移位寄存器的单元电路（11）包括：晶体管（T2），向该晶体管（T2）的漏极端子提供时钟信号（CK），该晶体管的源极端子与输出端子（OUT）相连接；晶体管（T9），若被提供激活状态的全导通控制信号（AON），则该晶体管（T9）向输出端子（OUT）输出导通电压，而若被提供非激活状态的全导通控制信号（AONB），则停止所述导通电压的输出；晶体管（T1），若被提供非激活状态的全导通控制信号（AONB），则该晶体管（T1）基于输入信号（IN）来向晶体管（T2）的控制端子提供导通电压；以及晶体管（T4），若被提供激活状态的全导通控制信号（AON），则该晶体管（T4）向晶体管（T2）的控制端子提供截止电压。由此，提供一种能通过简单的结构来防止全导通动作后的误动作的移位寄存器以及具备该移位寄存器的显示装置。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及移位寄存器及显示装置，尤其涉及显示装置的驱动电路中所使用的移位寄存器。
技术介绍
有源矩阵型的显示装置以行为单位选择配置成二维形状的显示元件，并向所选择的显示元件写入对应于显示数据的电压，由此来显示视频。为了以行为单位来选择显示元件，使用基于时钟信号来依次对输出信号进行移位的移位寄存器以作为扫描信号线驱动电路。此外，在进行点顺序驱动的显示装置中，在数据信号线驱动电路的内部设置有同样的移位寄存器。在液晶显示装置中，往往会采用用于形成显示元件内的晶体管(TFT ;Thin FilmTransistor:薄膜晶体管)的制造工艺,来将显示元件的驱动电路与显示元件形成为一体。在此情况下，为了降低制造成本，优选利用导电类型与显示元件内的晶体管相同的晶体管来形成包含移位寄存器的驱动电路。此外，若增加提供给移位寄存器的时钟信号的数量，则时钟布线用的布局面积、功耗等会增加。基于这样的背景，需要一种使用相同导电类型的晶体管并基于两相时钟信号来进行动作的移位寄存器。对于使用上述移位寄存器的情况，在打开或关闭液晶显示装置的电源电路时产生的视频紊乱会被人眼观察到，因此观众有时会感到不快。为此，若能在打开电源电路时，进行从移位寄存器的所有输出端子输出高电平的输出信号的全导通动作，则能缓解画面中显示的视频的紊乱。例如，专利文献I中揭示了这种能进行全导通动作的移位寄存器。图35是表示专利文献I的移位寄存器110的结构的框图，图36是该移位寄存器110所包含的单元电路111的电路图。下面对图36所示的单元电路111的动作进行说明。移位寄存器110所包含的多个单元电路111分别具有全导通控制端子AON、ANOB (AON的否)，在移位寄存器110进行全导通动作时，从外部提供全导通控制信号Α0Ν、Α0ΝΒ。当全导通控制信号AON为高电平且全导通控制信号AONB为低电平时，晶体管T108为截止状态，晶体管T109为导通状态。这里，若起始脉冲ST及时钟信号CKl、CK2为高电平，则节点N102的电位为VSS，节点NlOl的电位为VDD，从输出端子OUT输出电位为VDD的输出信号。其它单元电路也同样地，同时输出VDD的输出信号。因此，能在这种单元电路所构成的移位寄存器中进行全导通动作。现有技术文献专利文献专利文献1:国际公开专利公报“W02009/034749号公报(2009年3月19日公开)”
技术实现思路
专利技术所要解决的技术问题然而，在上述移位寄存器110中存在如下情况:节点NlOl的电位在全导通动作时为VDD，在全导通动作后、恢复成通常动作时，由于仍旧充电在VDD的状态，因此晶体管T102也会成为导通状态。在这种情况下，若时钟信号CK为高电平，则可能会在恢复成通常动作时输出高电平的输出信号，引起误动作。由此，为了防止这种误动作，必须在全导通动作后(恢复成通常动作时)另外进行将节点NlOl的电位固定成VSS等初始化动作，电路结构变得较为复杂。本专利技术是鉴于上述问题点而作出的，其目的在于提供一种能通过简单的结构来防止全导通动作后的误动作的移位寄存器及具备该移位寄存器的显示装置。解决技术问题所采用的技术方案本专利技术的移位寄存器为了解决上述课题，具有将由相同导电类型的晶体管构成的单元电路进行多级连接的结构，并基于多个时钟信号进行动作，其特征在于，所述单元电路包括:第一输出控制晶体管，向该第一输出控制晶体管的一个导通端子提供第一时钟信号，该第一输出控制晶体管的另一个导通端子与输出端子相连接；全导通输出信号生成电路，若向所述单元电路提供激活状态的全导通控制信号，则该全导通输出信号生成电路向所述输出端子输出导通电压的输出信号，而若向所述单元电路提供非激活状态的全导通控制信号，则该全导通输出信号生成电路停止输出所述导通电压的输出信号；预充电电路，若向所述单元电路提供非激活状态的全导通控制信号，则该预充电电路基于输入信号向所述第一输出控制晶体管的所述控制端子提供导通电压；以及放电电路，若向所述单元电路提供激活状态的全导通控制信号，则该放电电路向所述第一输出控制晶体管的控制端子提供截止电压。根据上述结构，若向上述单元电路提供激活状态的全导通控制信号(全导通动作)，则向上述第一输出控制晶体管的控制端子提供截止电压。由此，在全导通动作后、恢复成通常动作时，即，在全导通控制信号为非激活状态且输入信号为低电平时，上述预充电电路与上述第一输出控制晶体管的连接点(节点NI)的电位为VSS，因此上述第一输出控制晶体管不会变为导通状态。因此，在全导通动作之后、恢复为通常动作时，不会像现有技术那样，晶体管T2(图36的晶体管102)变为导通状态从而输出高电平的时钟信号CK。由此，能防止移位寄存器的误动作。此外，上述单元电路与现有的单元电路(参照图36)相比，电路结构也没有复杂化。本专利技术的显示装置为了解决上述课题，包括显示面板，该显示面板包括数据信号线及扫描信号线，其特征在于，包括:扫描信号线驱动电路，该扫描信号线驱动电路包括上述任一项所述的移位寄存器，并依次选择所述扫描信号线；数据信号线驱动电路，该数据信号线驱动电路向所述数据信号线提供视频信号；以及电源电路，该电源电路向所述扫描信号线驱动电路及所述数据信号线驱动电路提供电源电压，在打开或关闭所述电源电路时，将激活状态的全导通控制信号提供给所述扫描信号线驱动电路，从而使所有扫描信号线成为激活状态。本专利技术的液晶显示装置，包括显示面板，该显示面板包括数据信号线及扫描信号线，其特征在于，包括:扫描信号线驱动电路，该扫描信号线驱动电路包括上述任一项所述的移位寄存器，并依次选择所述扫描信号线；数据信号线驱动电路，该数据信号线驱动电路向所述数据信号线提供视频信号；以及电源电路，该电源电路向所述扫描信号线驱动电路及所述数据信号线驱动电路提供电源电压，在打开或关闭所述电源电路时，将激活状态的全导通控制信号提供给所述扫描信号线驱动电路，从而使所有扫描信号线成为激活状态。专利技术效果对于本专利技术的移位寄存器，如上所述，上述单元电路包括:预充电电路，若向上述单元电路提供非激活状态的全导通控制信号，则该预充电电路基于输入信号来向上述第一输出控制晶体管的控制端子提供导通电压；以及放电电路，若向上述单元电路提供激活状态的全导通控制信号，则该放电电路向上述第一输出控制晶体管的控制端子提供截止电压。由此，能提供一种可以通过简单的结构来防止全导通动作后的误动作的移位寄存器以及具备该移位寄存器的显示装置。附图说明图1是表示本专利技术实施方式I所涉及的移位寄存器的结构的框图。图2是图1的移位寄存器所包含的单元电路的电路图。图3是图1的移位寄存器的通常动作时的时序图。图4是图1的移位寄存器的全导通动作时的时序图。图5是本专利技术实施方式2所涉及的移位寄存器所包含的单元电路的电路图。图6是在实施方式2所涉及的移位寄存器中，时钟信号CK、CKB为高电平时的全导通动作时的时序图。图7是在实施方式2所涉及的移位寄存器中，时钟信号CK、CKB为低电平时的全导通动作时的时序图。图8是表示实施方式3所涉及的移位寄存器的结构的框图。图9是图8所示的移位寄存器所包含的单元电路的电路图。图10是图8所示的移位寄存器的通常动作时的时序图。图11是图8所示的移位寄存器的全导通动作时的时本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.09.02 JP 2010-1971991.一种移位寄存器，具有将由相同导电类型的晶体管构成的单元电路进行多级连接的结构，并基于多个时钟信号进行动作，其特征在于， 所述单元电路包括: 第一输出控制晶体管，向该第一输出控制晶体管的一个导通端子提供第一时钟信号，该第一输出控制晶体管的另一个导通端子与输出端子相连接； 全导通输出信号生成电路，若向所述单元电路提供激活状态的全导通控制信号，则该全导通输出信号生成电路向所述输出端子输出导通电压的输出信号，而若向所述单元电路提供非激活状态的全导通控制信号，则该全导通输出信号生成电路停止输出所述导通电压的输出信号； 预充电电路，若向所述单元电路提供非激活状态的全导通控制信号，则该预充电电路基于输入信号向所述第一输出控制晶体管的控制端子提供导通电压；以及 放电电路，若向所述单元电路提供激活状态的全导通控制信号，则该放电电路向所述第一输出控制晶体管的控制端子提供截止电压。2.按权利要求1所述的移位寄存器，其特征在于， 所述预充电电路包含预充电晶体管，向该预充电晶体管的控制端子提供输入信号，向该预充电晶体管的一个导通端子提供导通电压，该预充电晶体管的另一个导通端子与所述第一输出控制晶体管的控制端子相连接。3.按权利要求1所述的移位寄存器，其特征在于， 所述预充电电路包含: 第一预充电晶体管，向该第一预充电晶体管的控制端子提供非激活状态的全导通控制信号，向该第一预充电晶体管的一个导通端子提供导通电压；以及 第二预充电晶体管，向该第二预充电晶体管的控制端子提供输入信号，该第二预充电晶体管的一个导通端子与所述第一预充电晶体管的另一个导通端子相连接，该第二预充电晶体管的另一个导通端子与所述第一输出控制晶体管的控制端子相连接。4.按权利要求1所述的移位寄存器，其特征在于， 该移位寄存器包含第一复位晶体管，向该第一复位晶体管的控制端子提供相位与所述第一时钟信号不同的第二时钟信号，并向该第一复位晶体管的一个导通端子提供导通电压， 所述放电电路包含放电晶体管，该放电晶体管的控制端子与所述第一复位晶体管的另一个导通端子相连接，该放电晶体管的一个导通端子与所述第一输出控制晶体管的控制端子相连接，并向该放电晶体管的另一个导通端子提供截止电压。5.按权利要求1所述的移位寄存器，其特征在于， 该移位寄存器包含第二复位晶体管，向该第二复位晶体管的控制端子提供激活状态的全导通控制信号，并向该第二复位晶体管的一个导通端子提供导通电压， 所述放电电路包含放电晶体管，该放电晶体管的控制端子与所述第二复位晶体管的另一个导通端子相连接，该放电晶体管的一个导通端子与所述第一输出控制晶体管的控制端子相连接，并向该放电晶体管的另一个导通端子提供截止电压。6.按权利要求1所述的移位寄存器，其特征在于， 该移位寄存器包含第三复 位晶体管，向该第三复位晶体管的控制端子提供来自后级单元电路的输出信号，并向该第三复位晶体管的一个导通端子提供导通电压， 所述放电电路包含第一放电晶体管，该第一放电晶体管的控制端子与所述第三复位晶体管的另一个导通端子相连接，该第一放电晶体管的一个导通端子与所述第一输出控制晶体管的控制端子相连接，并向该第一放电晶体管的另一个导通端子提供截止电压。7.按权利要求1所述的移位寄存器，其特征在于， 该移位寄存器包含:第二输出控制晶体管，该第二输出控制晶体管的一个导通端子与所述输出端子相连接，并向该第二输出控制晶体管的另一个导通端子提供截止电压；以及复位信号生成电路，该复位信号生成电路分别向所述放电电路及所述第二输出控制晶体管提供导通电压或截止电压， 所述复位信号生成电路在提供给所述单元电路的全导通控制信号为激活状态的情况下，基于相位与所述第一时钟信号不同的第二时钟信号来向所述放电电路提供导通电压，并且在所述输入信号为导通电压的期间，向所述第二输出控制晶体管的控制端子提供截止电压， 所述复位信号生成电路在提供给所述单元电路的全导通控制信号为非激活状态的情况下，在所述输入信号为截止电压的期间，基于所述第二时钟信号来向所述放电电路及所述第二输出控制晶体管的控制端子提供导通电压。8.按权利要求7所述的移位寄存器，其特征在于， 在提供给所述单元电路的全导通控制信号为非激活状态的情况下，在所述输入信号为导通电压的期间，所述复位信号生成电路进一步向所述放电电路及所述第二输出控制晶体管的控制端子提供截止电压 。9.按权利要求7所述的移位寄存器，其特征在于， 所述放电电路包含: 放电晶体管，该放电晶体管的一个导通端子与所述第一输出控制晶体管的控制端子相连接，并向该放电晶体管的另一个导通端子提供截止电压， 所述复位信号生成电路包括: 第一复位晶体管，向该第一复位晶体管的控制端子提供所述第二时钟信号，并向该第一复位晶体管的一个导通端子提供导通电压； 复位分离晶体管，向该复位分离晶体管的控制端子提...

【专利技术属性】
技术研发人员：大河宽幸，佐佐木宁，村上祐一郎，山本悦雄，
申请(专利权)人：夏普株式会社，
类型：
国别省市：