移位寄存器及其工作方法、栅极驱动装置、显示装置制造方法及图纸

本发明专利技术实施例公开了一种移位寄存器及其工作方法、栅极驱动装置、显示装置，为有效消除时钟信号在移位寄存器的输出端产生的电压耦合噪声而发明专利技术。所述移位寄存器，包括：上拉单元、时钟控制单元、复位单元、反向单元以及下拉单元；所述上拉单元，分别连接移位触发信号、高电平信号端、所述复位单元；所述时钟控制单元，分别连接上拉节点、时钟信号、所述下拉单元；所述复位单元，分别连接复位信号、低电平信号端、所述上拉节点、输出端；所述反向单元，分别连接所述高电平信号端、所述低电平信号端、所述上拉节点、下拉单元；所述下拉单元，分别连接所述上拉节点、下拉节点、所述低电平信号端、所述移位触发信号、所述输出端。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及移位寄存器及其工作方法、栅极驱动装置、显示装置。
技术介绍
液晶显示产品广泛应用于生产生活的各个领域，在进行显示时，液晶显示器通过驱动电路来驱动液晶面板中的各个像素进行显示。液晶显示器的驱动电路主要包括栅极驱动电路和数据驱动电路。其中，数据驱动电路用于将输入的数据及时钟信号定时顺序锁存并将锁存的数据转换成模拟信号后输入到液晶面板的数据线。栅极驱动电路用于将时钟信号经过移位寄存器(Shift Register, SR)转换成开启/断开电压，分别输出到液晶面板的各条栅线上。其中，同一时刻仅有一个移位寄存器输出为开启电压，即仅有一行像素对应的栅线上的电压为开启电压，其余各行像素对应的栅线上的电压均为断开电压，从而使该时刻的数据信号由所述数据驱动电路仅输入至该行像素。下一时刻，下一级移位寄存器输出扫描信号以使下一行像素所对应的栅线上的电压为开启电压，其余各行像素对应的栅线上的电压均为断开电压。以此类推，从而完成对液晶面板中像素的逐行扫描。上述开启电压在各行之间轮转，也称为扫描信号。上述结构中，移位寄存器将时钟信号转化为扫描信号的主要方法是响应于上一级移位寄存器的扫描信号的输出，将本级移位寄存器的时钟信号作为扫描信号输出，同时本级扫描信号一方面回传给上一级移位寄存器以使上一级移位寄存器复位，另一方面输入至下一级移位寄存器作为下一级的移位触发信号。以此类推，各级移位寄存器依次输出扫描信号。然而，众所周知，时钟信号是在第一电平和第二电平之间周期性循环的方波，在扫描信号从第一行像素循环到最后一行像素的一个扫描周期中包括多个时钟周期，而对于某一移位寄存器来讲，只有其中的半个时钟周期的时间用于输出扫描信号，而在不需要输出扫描信号的其他时钟周期中，该移位寄存器的输出端往往也会受到时钟信号的影响而输出变化的电平，使栅线上产生较大的电路噪声，从而造成像素中的薄膜晶体管的不恰当开启，使电路功能紊乱。
技术实现思路
本专利技术的主要目的在于，提供一种移位寄存器及其工作方法、栅极驱动装置，能够有效消除了时钟信号在移位寄存器的输出端产生的电压耦合噪声、使移位寄存器能够更加稳定的工作。为达到上述目的，本专利技术采用如下技术方案—方面，本专利技术实施例提供了一种移位寄存器，包括上拉单元、时钟控制单元、复位单元、反向单元以及下拉单元；所述上拉单元，分别连接移位触发信号、高电平信号端、所述复位单元，其中所述上拉单元与所述复位单元相连的节点为上拉节点，所述上拉单元用于根据所述移位触发信号将所述上拉节点的电压上拉；所述时钟控制单元，分别连接所述上拉节点、时钟信号、所述下拉单元，其中，所述时钟控制单元与所述下拉单元相连的节点为输出端，所述时钟控制单元用于根据所述上拉节点的电压控制所述时钟信号是否传输到所述输出端；所述复位单元，分别连接复位信号、低电平信号端、所述上拉节点、所述输出端，用于根据所述复位信号拉低所述上拉节点的电压和所述输出端的电压；所述反向单元，分别连接所述高电平信号端、所述低电平信号端、所述上拉节点、下拉单元，其中所述反向单元与所述下拉单元相连的节点为下拉节点，所述反向单元用于使所述上拉节点的电压和所述下拉节点的电压高低相反；所述下拉单元，分别连接所述上拉节点、所述下拉节点、所述低电平信号端、所述移位触发信号、所述输出端，用于根据所述下拉节点的电压拉低所述上拉节点的电压和所述输出端的电压，和根据所述移位触发信号拉低所述输出端的电压。另一方面，本专利技术还提供一种所述移位寄存器的工作方法，包括当所述移位寄存器的输出端需要输出栅极驱动信号时，使时钟信号传递至所述移位寄存器的输出端；当所述移位寄存器的输出端无需输出栅极驱动信号时，将所述时钟信号与所述输出端相隔离并使所述输出端放电。另一方面，本专利技术的实施例还提供一种栅极驱动装置，包括相互串联的多个本专利技术的实施例提供的移位寄存器。另一方面，本专利技术的实施例还提供一种显示装置，包括本专利技术的实施例提供的栅极驱动装置。本专利技术提供的移位寄存器及其工作方法、栅极驱动装置、显示装置，在该移位寄存器的输出端需要输出栅极驱动信号时，能够使时钟信号传递至所述输出端，在该移位寄存器的输出端无需输出栅极驱动信号时，能够使所述时钟信号与所述输出端相隔离并使所述输出端放电。这样，只要没有轮到该移位寄存器的输出端输出栅极驱动信号，该输出端就始终处于放电状态，始终保持低电位，从而有效消除了时钟信号在移位寄存器的输出端产生的电压耦合噪声、使移位寄存器能够更加稳定的工作，有效延长了移位寄存器的使用寿命。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的移位寄存器的一种电路不意图；图2为本专利技术实施例提供的移位寄存器的另一种电路不意图；图3为本专利技术实施例提供的移位寄存器的另一种电路示意图；图4为本专利技术实施例提供的移位寄存器的另一种电路不意图；图5为本专利技术实施例提供的移位寄存器的另一种电路不意图；图6为本专利技术实施例提供的移位寄存器的一种具体的电路图；图7为多个本专利技术实施例提供的移位寄存器相串联的电路不意图；图8为图7中的一个移位寄存器的信号时序图9为本专利技术实施例提供的移位寄存器的工作方法的一种流程图。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。应当明确，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。如图1所示，本专利技术的实施例提供一种移位寄存器，包括上拉单元1、时钟控制单元2、复位单元3、反向单元4以及下拉单元5。所述上拉单元1，分别连接移位触发信号Input、高电平信号端Vdd、所述复位单元3,其中所述上拉单元I与所述复位单元3相连的节点为上拉节点PU,所述上拉单元I用于根据所述移位触发信号Input将所述上拉节点的电压上拉；所述时钟控制单元2,分别连接所述上拉节点PU、时钟信号CLK、所述下拉单元5,其中，所述时钟控制单元2与所述下拉单元5相连的节点为输出端OUT,所述时钟控制单元2用于根据所述上拉节点PU的电压控制所述时钟信号CLK是否传输到所述输出端OUT ；所述复位单元3，分别连接复位信号Reset、低电平信号端Vss、所述上拉节点PU以及所述输出端0UT，可以用于根据所述复位信号Reset拉低所述上拉节点的电压和所述输出端OUT的电压。所述反向单元4，分别连接所述高电平信号端Vdd、所述低电平信号端Vss、所述上拉节点PU以及所述下拉单元5，其中所述反向单元4与所述下拉单元5相连的节点为下拉节点PD，所述反向单元4能够用于使所述上拉节点PU的电压和所述下拉节点F1D的电压高低相反。所述下拉单元5，分别连接所述上拉节点PU、所述下拉节点H)、所述低电平信号端Vss、所述移位触发信号Input以及所述输出端0UT，用于根据所述下拉节点H)的电压拉低所述上拉节点PU的电压和所述输出端OUT的电压，和根据所述移位触发信号Input拉低所述输出端OUT的电压。本专利技术提供的移位寄存器，在移位寄存器的输出端OUT需本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，包括：上拉单元、时钟控制单元、复位单元、反向单元以及下拉单元；所述上拉单元，分别连接移位触发信号、高电平信号端、所述复位单元，其中所述上拉单元与所述复位单元相连的节点为上拉节点，所述上拉单元用于根据所述移位触发信号将所述上拉节点的电压上拉；所述时钟控制单元，分别连接所述上拉节点、时钟信号、所述下拉单元，其中，所述时钟控制单元与所述下拉单元相连的节点为输出端，所述时钟控制单元用于根据所述上拉节点的电压控制所述时钟信号是否传输到所述输出端；所述复位单元，分别连接复位信号、低电平信号端、所述上拉节点、所述输出端，用于根据所述复位信号拉低所述上拉节点的电压和所述输出端的电压；所述反向单元，分别连接所述高电平信号端、所述低电平信号端、所述上拉节点、下拉单元，其中所述反向单元与所述下拉单元相连的节点为下拉节点，所述反向单元用于使所述上拉节点的电压和所述下拉节点的电压高低相反；所述下拉单元，分别连接所述上拉节点、所述下拉节点、所述低电平信号端、所述移位触发信号、所述输出端，用于根据所述下拉节点的电压拉低所述上拉节点的电压和所述输出端的电压，和根据所述移位触发信号拉低所述输出端的电压。...

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括上拉单元、时钟控制单元、复位单元、反向单元以及下拉单元； 所述上拉单元，分别连接移位触发信号、高电平信号端、所述复位单元，其中所述上拉单元与所述复位单元相连的节点为上拉节点，所述上拉单元用于根据所述移位触发信号将所述上拉节点的电压上拉； 所述时钟控制单元，分别连接所述上拉节点、时钟信号、所述下拉单元，其中，所述时钟控制单元与所述下拉单元相连的节点为输出端，所述时钟控制单元用于根据所述上拉节点的电压控制所述时钟信号是否传输到所述输出端； 所述复位单元，分别连接复位信号、低电平信号端、所述上拉节点、所述输出端，用于根据所述复位信号拉低所述上拉节点的电压和所述输出端的电压； 所述反向单元，分别连接所述高电平信号端、所述低电平信号端、所述上拉节点、下拉单元，其中所述反向单元与所述下拉单元相连的节点为下拉节点，所述反向单元用于使所述上拉节点的电压和所述下拉节点的电压高低相反； 所述下拉单元，分别连接所述上拉节点、所述下拉节点、所述低电平信号端、所述移位触发信号、所述输出端，用于根据所述下拉节点的电压拉低所述上拉节点的电压和所述输出端的电压，和根据所述移位触发信号拉低所述输出端的电压。2.根据权利要求1所述的移位寄存器，其特征在于， 所述上拉单元包括第一薄膜晶体管，其栅极连接所述移位触发信号，漏极连接所述高电平信号端，源极连接所述上拉节点； 所述时钟控制单元包括第三薄膜晶体管，其栅极连接所述上拉节点，源极连接所述时钟信号，漏极连接所述输出端。3.根据权利要求1所述的移位寄存器，其特征在于，所述复位单元包括第二薄膜晶体管和第四薄膜晶体管，其中，所述第二薄膜晶体管的栅极连接所述复位信号，漏极连接所述上拉节点，源极连接所述低电平信号端；所述第四薄膜晶体管的栅极连接所述复位信号，漏极连接所述输出端，源极连接所述低电平信号端。4.根据权利要求1所述的移位寄存器，其特征在于，所述反向单元包括第七薄膜晶体管和第八薄膜晶体管，其中，所述第七薄膜晶体管的栅极和漏极连接在一起、连接所述高电平信号端，源极连接所述下拉节点；所述第八薄膜晶体管的栅极连接所述上拉节点，漏极连接所述下拉节点，源极连接所述低电平信号端。5.根据权利要求1-4中任一项所述的移位寄存器，其特征在于，所述下拉单元包括第五薄膜晶体管、第六薄膜晶体管和第九薄膜晶体管，其中，所述第五薄膜晶体管，其栅极连接所述移位...

【专利技术属性】
技术研发人员：谷晓芳，杨通，马睿，胡明，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方光电科技有限公司，
类型：发明
国别省市：