本发明专利技术实施例提供了一种移位寄存器及阵列基板栅极驱动装置，用以缩短部分薄膜晶体管的运行时间，提高移位寄存器的稳定性，同时降低移位寄存器的功耗。该移位寄存器包括：上拉节点充电单元、输出单元、下拉控制单元、上拉节点放电单元和输出放电单元，其中，所述输出放电控制单元，用于响应于输入信号，将第二电压信号通过位于该输出放电控制单元的第四节点提供给上拉节点放电单元，以及响应于复位信号将第一电压信号，将第一电压信号通过位于该输出放电控制单元的第四节点提供给上拉节点放电单元。
【技术实现步骤摘要】
本专利技术涉及液晶显示
，尤其涉及一种移位寄存器及阵列基板栅极驱动装置。
技术介绍
薄膜晶体管液晶显示器TFT-1XD驱动器主要包括栅极驱动器和数据驱动器，其中，栅极驱动器将输入的时钟信号通过移位寄存器转换后加在液晶显示面板的栅线上。栅极驱动电路与TFT的形成具有相同工艺并与TFT —起同时形成在LCD面板上。栅极驱动电路包括具有多级的移位寄存器。每级均连接到相应的栅极线以输出栅极驱动信号。栅极驱动电路的各级彼此相连，起始信号输入至各级中的第一级并顺序的将栅极驱动信号输出至栅极线，其中前级的输入端连接到上一级的输出端，并且下一级的输出端连接到前级的控制端。在LCD面板的右侧设置上述结构的栅极驱动电路，其每一级包括如图1所示的结构。然而，栅极驱动电路中晶体管自身阈值电压的漂移及相邻晶体管的干扰可能造成移位寄存器工作稳定性差及自身寿命下降等问题洞时，由于时钟信号CLKB的占空比为50%，即响应于CLKB的薄膜晶体管约有50%的时间一直处于开启的状态，导致移位寄存器的功耗较大。
技术实现思路
本专利技术实施例提供了一种移位寄存器及阵列基板栅极驱动装置，用以缩短部分薄膜晶体管的运行时间，提高移位寄存器的稳定性，同时降低移位寄存器的功耗。本专利技术实施例提供的一种移位寄存器，包括:上拉节点充电单元、输出单元、下拉控制单元、上拉节点放电单元和输出放电单元，所述移位寄存器还包括输出放电控制单元，其中，所述上拉节点充电单元，连接输入信号端，用于响应于输入信号，将第一电压信号提供给输出端子；所述输出单元，连接到位于上拉节点充电单元中作为上拉节点充电单元输出端的第一节点，用于响应于第一节点的电压，将第一时钟信号提供给输出端子；所述下拉控制单元，用于响应于第二时钟信号，将第二时钟信号通过位于下拉控制单元的第二节点输出；同时响应于第二节点提供的第二时钟信号，将第二时钟信号通过位于下拉控制单元的第三节点输出；以及响应于第一节点的电压，将电源负极电压通过该第三节点输出；所述上拉节点放电单元，用于响应于复位信号和第三节点的电压，将第二电压信号提供给第一节点，以及响应于第四节点的电压，将电源负极电压提供给输出端子；所述输出放电控制单兀，用于响应于输入信号，将第二电压信号通过位于该输出放电控制单元的第四节点提供给上拉节点放电单元，以及响应于复位信号，将第一电压信号通过位于该输出放电控制单元的第四节点提供给上拉节点放电单元；所述输出放电单元，用于响应于第三节点的电压，将电源负极电压通过输出放电单元输出。本专利技术实施例提供的一种阵列基板栅极驱动装置，包括级联的各级移位寄存器，其中，第一级移位寄存器的输入信号端连接起始信号端，第一级移位寄存器的复位信号端连接第二级移位寄存器的输出端子；最后一级移位寄存器的输入信号端连接前一级移位寄存器的输出端子，最后一级移位寄存器的复位信号端连接起始信号端；除第一级和最后一级移位寄存器外，其余各级移位寄存器的输入信号端连接上一级移位寄存器的输出端子，复位信号端连接下一级移位寄存器的输出端子；所有上述级联的移位寄存器均为本专利技术提供的移位寄存器。本专利技术实施例提供了一种移位寄存器及阵列基板栅极驱动装置，进一步提升了移位寄存器的工作的稳定性及晶体管的使用寿命，同时降低了移位寄存器的功耗。附图说明图1为现有技术中移位寄存器基本单兀的结构不意图；图2为本专利技术实施例提供的一种移位寄存器的结构示意图；图3为本专利技术实施例提供的一种阵列基板栅极驱动装置的结构示意图；图4为本专利技术实施例提供的一种移位寄存器的各信号端的时序信号图。具体实施例方式本专利技术实施例提供了一种移位寄存器及阵列基板栅极驱动装置，用以缩短部分薄膜晶体管的运行时间，提高移位寄存器的稳定性，同时降低移位寄存器的功耗。下面结合附图，对本专利技术进行说明。本专利技术实施例提供的一种移位寄存器，其结构如图2所示，从图2中可以看出，所述寄存器包括:上拉节点充电单元101、输出单元102、下拉控制单元103、上拉节点放电单元104、输出放电控制单元105和输出放电单元106，其中，所述上拉节点充电单兀101,连接输入信号端,用于响应于输入信号,将第一电压信号提供给输出端子；所述输出单元102，连接到位于上拉节点充电单元中作为上拉节点充电单元输出端的第一节点，用于响应于第一节点的电压，将第一时钟信号提供给输出端子；所述下拉控制单元103，用于响应于第二时钟信号，将第二时钟信号通过位于下拉控制单元的第二节点输出；同时响应于第二节点提供的第二时钟信号，将第二时钟信号通过位于下拉控制单元的第三节点输出；以及响应于第一节点的电压，将电源负极电压通过该第三节点输出；所述上拉节点放电单元104，用于响应于复位信号的电压，将第二电压信号提供给第一节点，以及响应于第四节点的电压，将将第二电压信号提供给输出端子；所述输出放电控制单兀105,用于响应于输入信号,将第二电压信号通过位于该输出放电控制单元的第四节点提供给上拉节点放电单元，以及响应于复位信号，将第一电压信号通过位于该输出放电控制单元的第四节点提供给上拉节点放电单元；所述输出放电单元106，用于响应于第三节点的电压，将电源负极电压通过输出放电单兀输出。下面结合具体实施例，对本专利技术进行详细说明。需要说明的是，本实施例中是为了更好的解释本专利技术，但不限制本专利技术。如图2中所示的移位寄存器，包括上拉节点充电单元101、输出单元102、下拉控制单元103、上拉节点放电单元104、输出放电控制单元105和输出放电单元106，其中每一模块相应的包括各个元件，具体地，所述上拉节点充电单元101,包括:第一薄膜晶体管Ml，其栅极连接输入端信号INPUT，漏极连接第一电压信号VDD，源极连接第一节点Pl。所述输出单元102，包括:第二薄膜晶体管M2，其漏极连接第一时钟信号端CLK，栅极连接第一节点P1，源极连接输出端子OUTPUT ； 电容C，其第一端连接第一节点Pl，第二端连接输出端子OUTPUT。所述下拉控制单元103，包括:第三薄膜晶体管M3，其漏极和栅极连接第二时钟信号端CLKB，源极作为第二节点P2 ；第四薄膜晶体管M4，其漏极连接第二时钟信号端CLKB，栅极连接第二节点P2，源极作为第三节点P3 ；第五薄膜晶体管M5，其漏极连接第三节点P3，栅极连接第一节点P1，源极连接电源负极电压端VGL ；第六薄膜晶体管M6，其漏极连接第二节点P2，栅极连接第一节点P1，源极连接电源负极电压端VGL。所述上拉节点放电单元104,包括:第七薄膜晶体管M7，其栅极连接复位信号端RESET，漏极极连接第一节点P1，源极连接第二电压信号VSS ；第八薄膜晶体管M8，其栅极连接第四节点P4，漏极连接输出端子OUTPUT，源极连接电源负极电压端VGL。所述输出放电控制单元105，包括:第九薄膜晶体管M9，其栅极连接输入端信号INPUT，漏极连接第二电压信号VSS，源极连接第四节点P4 ；第十薄膜晶体管M10，其栅极连接复位信号RESET，源极连接第一电压信号VDD，漏极连接第四节点P4。所述输出放电单元106，包括:第H^一薄膜晶体管Ml I，其栅极连接第三节点P3，漏极连接第一节点Pl，源极连接电源负极电压端VGL ；第十二薄膜晶体管M12，其栅极连接第三节点P3，漏极连接本文档来自技高网...
【技术保护点】
一种移位寄存器，其特征在于，所述移位寄存器包括：上拉节点充电单元、输出单元、下拉控制单元、上拉节点放电单元和输出放电单元，所述移位寄存器还包括输出放电控制单元，其中，所述上拉节点充电单元，连接输入信号端，用于响应于输入信号，将第一电压信号提供给输出端子；所述输出单元，连接到位于上拉节点充电单元中作为上拉节点充电单元输出端的第一节点，用于响应于第一节点的电压，将第一时钟信号提供给输出端子；所述下拉控制单元，用于响应于第二时钟信号，将第二时钟信号通过位于下拉控制单元的第二节点输出；同时响应于第二节点提供的第二时钟信号，将第二时钟信号通过位于下拉控制单元的第三节点输出；以及响应于第一节点的电压，将电源负极电压通过该第三节点输出；所述上拉节点放电单元，用于响应于复位信号，将第二电压信号提供给第一节点，以及响应于第四节点的电压，将第二电压信号提供给输出端子；所述输出放电控制单元，用于响应于输入信号，将第二电压信号通过位于该输出放电控制单元的第四节点提供给上拉节点放电单元，以及响应于复位信号，将第一电压信号通过位于该输出放电控制单元的第四节点提供给上拉节点放电单元；所述输出放电单元，用于响应于第三节点的电压，将电源负极电压通过输出放电单元输出。...
【技术特征摘要】
1.一种移位寄存器，其特征在于，所述移位寄存器包括:上拉节点充电单元、输出单元、下拉控制单元、上拉节点放电单元和输出放电单元，所述移位寄存器还包括输出放电控制单元，其中， 所述上拉节点充电单元，连接输入信号端，用于响应于输入信号，将第一电压信号提供给输出端子； 所述输出单元，连接到位于上拉节点充电单元中作为上拉节点充电单元输出端的第一节点，用于响应于第一节点的电压，将第一时钟信号提供给输出端子； 所述下拉控制单元，用于响应于第二时钟信号，将第二时钟信号通过位于下拉控制单元的第二节点输出；同时响应于第二节点提供的第二时钟信号，将第二时钟信号通过位于下拉控制单元的第三节点输出；以及响应于第一节点的电压，将电源负极电压通过该第三节点输出； 所述上拉节点放电单元，用于响应于复位信号，将第二电压信号提供给第一节点，以及响应于第四节点的电压，将第二电压信号提供给输出端子； 所述输出放电控制单元，用于响应于输入信号，将第二电压信号通过位于该输出放电控制单元的第四节点提供给上拉节点放电单元，以及响应于复位信号，将第一电压信号通过位于该输出放电控制单元的第四节点提供给上拉节点放电单元； 所述输出放电单元，用于响应于第三节点的电压，将电源负极电压通过输出放电单元输出。2.按权利要求1所述移位寄存器，其特征在于，所述上拉节点充电单元包括: 第一薄膜晶体管，其栅极连接输入端信号，漏极连接第一电压信号，源极连接第一节点。3.按权利要求1所述移位寄存器，其特征在于，所述输出单元包括: 第二薄膜晶体管，其漏极连接第一时钟信号端，栅极连接第一节点，源极连接输出端子; 电容，其第一端连接第一节点，第二端连接输出端子。4.按权利要求1所述移位寄存器，其特征在于，所述下拉控制单元包括: 第三薄膜晶体管，其漏极和栅极连接第二时钟信号端，源极作为第二节点； 第四薄膜晶体管，其漏极连接...
【专利技术属性】
技术研发人员：杨东，陈东，陈希，
申请(专利权)人：北京京东方光电科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。