移位寄存器及其操作方法技术

一种移位寄存器及其操作方法。该移位寄存器包括：输入模块(31)，连接该移位寄存器的输入端、上拉节点；复位模块(32)，连接复位信号端、上拉节点、第一电源电压端和该移位寄存器的输出端；下拉控制模块(33)，连接第一时钟信号端、上拉节点、下拉节点、和第一电源电压端；下拉模块(34)，连接下拉节点、该移位寄存器的输出端、上拉节点和第一电源电压端；输出模块(35)，连接上拉节点、第二时钟信号端和该移位寄存器的输出端；以及降噪模块(36)，连接下拉节点。可以有效降低输出端噪声。

【技术实现步骤摘要】

本公开涉及一种移位寄存器及其操作方法。
技术介绍
薄膜晶体管液晶显示器(TFT-LCD)广泛应用于生产生活的各个领域，其采用M*N点排列的逐行扫描矩阵显示。在进行显示时，TFT-LCD通过驱动电路来驱动显示面板中的各个像素进行显示。TFT-LCD的驱动电路主要包含栅极驱动电路和数据驱动电路。其中，数据驱动电路用于依据时钟信号定时将输入的数据顺序锁存并将锁存的数据转换成模拟信号后输入到显示面板的数据线。栅极驱动电路通常用移位寄存器来实现，所述移位寄存器将时钟信号转换成开启/断开电压，分别输出到显示面板的各条栅线上。显示面板上的一条栅线通常与一个移位寄存器(即移位寄存器的一级)对接。通过使得各个移位寄存器依序轮流输出开启电压，实现对显示面板中像素的逐行扫描。另一方面，随着平板显示的发展，高分辨率、窄边框成为发展的趋势。针对这一趋势，出现了阵列基板栅极驱动(Gate Driver on Array，GOA)技术。GOA技术直接将TFT-LCD的栅极驱动电路集成制作在阵列基板上，由此来代替在面板外沿粘接的、由硅芯片制作的驱动芯片。由于该技术可以将驱动电路直接做在阵列基板上，面板周围无需再粘接IC和布线，减少了面板的制作程序，降低了产品成本，同时提高了TFT-LCD面板的集成度，使面板实现窄边框和高分辨率。
技术实现思路
本公开提供了一种移位寄存器及其操作方法。可以消除移位寄存器输出端的噪声，提高工作的稳定性。根据本公开的一方面，公开了一种移位寄存器，包含：输入模块，其第一端与该移位寄存器的输入端连接用于从该输入端接收输入信号，第二端与上拉节点连接；复位模块，其第一端与复位信号端连接，第二端与上拉节点连接，第三端与第一电源电压端连接，第四端与该移位寄存器的输出端连接；下拉控制模块，其第一端与第一时钟信号端连接，第二端与上拉节点连接，第三端与下拉节点连接，第四端与第一电源电压端连接；下拉模块，其第一端与下拉节点连接，第二端与该移位寄存器的输出端连接，第三端与上拉节点连接，第四端与第一电源电压端连接；输出模块，其第一端与上拉节点连接，第二端与第二时钟信号端连接，第三端与该移位寄存器的输出端连接；以及降噪模块，与下拉节点连接，用于通过维持下拉节点的电平来降低该移位寄存器的输出端的噪声。根据本公开的又一方面，公开了移位寄存器的操作方法，该移位寄存器包含输入模块、复位模块、下拉控制模块、下拉模块、输出模块和降噪模块，该方法包含：由输入模块将所接收的输入信号传递到上拉节点；由复位模块将上拉节点处的上拉信号下拉至第一电源电压端的电源电压以及将该移位寄存器的输出端的输出信号下拉至第一电源电压端的电源电压；由下拉控制模块控制下拉模块是否进行操作；由下拉模块将所述移位寄存器的输出端和所述上拉节点下拉至所述第一电源电压端的电源电压；由输出模块将第二时钟信号端的第二时钟信号输出到该移位寄存器的输出端；由降噪模块通过维持下拉节点的电平来降低该移位寄存器的输出端的噪声。附图说明图1示出了传统的移位寄存器的电路图；图2中所示的是图1中的移位寄存器在进行扫描时各信号的时序图；图3示出了根据本公开实施例的移位寄存器的框图；图4示出了根据本公开实施例的移位寄存器的一种示例电路结构图；图5示出了根据本公开实施例的移位寄存器的另一种示例电路结构图；图6示出了根据本公开实施例的移位寄存器的再一种示例电路结构图；图7示出了图6中的移位寄存器的示例电路的操作时序图。具体实施方式下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。本公开所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本实施例中，每个晶体管的漏极和源极的连接方式可以互换，因此，本公开实施例中各晶体管的漏极、源极实际是没有区别的。这里，仅仅是为了区分晶体管除栅极之外的两极，而将其中一极称为漏极，另一极称为源极。图1示出了传统的移位寄存器的电路图。如图1所示，该移位寄存器100包含第一至第九晶体管M1-M10以及第一电容C1。其中，第一晶体管M1作为输入模块11，第三、第四晶体管M3-M4作为复位模块12，第五至第八晶体管M5-M8作为下拉控制模块13，第九、第十晶体管M9-M10作为下拉模块14，第二晶体管M2和第一电容C1作为输出模块15。输入模块11的第一端与该移位寄存器的输入端INPUT连接用于从该输入端INPUT接收输入信号，第二端与上拉节点PU连接，并且该输入模块11被配置为在输入端INPUT的输入信号处于有效输入电平时，将所接收的输入信号传递到上拉节点PU。复位模块12的第一端与复位信号端RESET连接，第二端与上拉节点PU连接，第三端与第一电源电压端VSS连接，第四端与输出端OUTPUT连接，并且该复位模块12被配置来在复位信号端RESET的复位信号处于有效控制电平时将上拉节点PU处的上拉信号下拉至第一电源电压端VSS的电源电压以及将输出端OUTPUT的输出信号下拉至第一电源电压端VSS的电源电压。下拉控制模块13的第一端与第一时钟信号端CLKB连接，第二端与上拉节点PU连接，第三端与下拉节点PD连接，第四端与第一电源电压端VSS连接，该下拉控制模块13被配置为控制下拉模块14是否进行操作。例如，下拉控制模块13在上拉节点PU处的上拉信号处于有效上拉电平时在下拉节点PD处产生处于非有效下拉电平的下拉信号，而在上拉节点PU处的上拉信号处于非有效上拉电平时并且在第一时钟信号端CLKB处的第一时钟信号处于有效控制电平时在下拉节点PD处产生处于有效下拉电平的下拉信号。下拉模块14的第一端与下拉节点PD连接，第二端与输出端OUTPUT连接，第三端与上拉节点PU连接，第四端与第一电源电压端VSS连接，并且该下拉模块14被配置来在下拉节点PD处的下拉信号处于有效下拉电平时将所述输出端OUTPUT和所述上拉节点PU下拉至所述第一电源电压端VSS的电源电压。输出模块15的第一端与上拉节点PU连接，第二端与第二时钟信号端CLK连接，第三端与该移位寄存器的输出端OUTPUT连接，并且该输出模块15被配置来在上拉节点PU处的上拉信号处于有效上拉电平时将第二时钟信号端CLK的第二时钟信号输出到输出端OUTPUT。其中，所述第一时钟信号端CLKB的第一时钟信号与第二时钟信号端CLK的第二时钟信号反相。其中，第一电源电压端VSS是低电源电压端。下面以上述晶体管均为N型晶体管为例进行说明。图2中所示的是图1中的移位寄存器在进行扫描时各信号的时序图。如图2所示，对于该传统的移位寄存器，当其处于保持阶段(即，图2中的第四阶段P4)时，上拉节点PU和输出端OUTPUT处于悬空状态，非常容易引起噪音，影响电压保持。例如，在保持阶段，第二时钟信号端CLK的第二时钟信号由复位阶段(即，图2中的第三阶段P3)的低电平变成高电平，由于第二晶体管M2的栅源电容Cgs的存在，上拉节点PU的电压被拉高，第二晶体管M2导通，从而第二时钟信号端CLK的第二时钟信号对输出端OUT本文档来自技高网...

【技术保护点】
一种移位寄存器，包含：输入模块，其第一端与该移位寄存器的输入端连接用于从该输入端接收输入信号，第二端与上拉节点连接；复位模块，其第一端与复位信号端连接，第二端与上拉节点连接，第三端与第一电源电压端连接，第四端与该移位寄存器的输出端连接；下拉控制模块，其第一端与第一时钟信号端连接，第二端与上拉节点连接，第三端与下拉节点连接，第四端与第一电源电压端连接；下拉模块，其第一端与下拉节点连接，第二端与该移位寄存器的输出端连接，第三端与上拉节点连接，第四端与第一电源电压端连接；输出模块，其第一端与上拉节点连接，第二端与第二时钟信号端连接，第三端与该移位寄存器的输出端连接；以及降噪模块，与下拉节点连接，用于通过维持下拉节点的电平来降低该移位寄存器的输出端的噪声。

【技术特征摘要】
1.一种移位寄存器，包含：输入模块，其第一端与该移位寄存器的输入端连接用于从该输入端接收输入信号，第二端与上拉节点连接；复位模块，其第一端与复位信号端连接，第二端与上拉节点连接，第三端与第一电源电压端连接，第四端与该移位寄存器的输出端连接；下拉控制模块，其第一端与第一时钟信号端连接，第二端与上拉节点连接，第三端与下拉节点连接，第四端与第一电源电压端连接；下拉模块，其第一端与下拉节点连接，第二端与该移位寄存器的输出端连接，第三端与上拉节点连接，第四端与第一电源电压端连接；输出模块，其第一端与上拉节点连接，第二端与第二时钟信号端连接，第三端与该移位寄存器的输出端连接；以及降噪模块，与下拉节点连接，用于通过维持下拉节点的电平来降低该移位寄存器的输出端的噪声。2.根据权利要求1所述的移位寄存器，其中，输入模块包括输入晶体管，输入晶体管的栅极和第一极与输入端连接，输入晶体管的第二极与上拉节点连接。3.根据权利要求2所述的移位寄存器，其中，输出模块包括输出晶体管和第一电容，输出晶体管的栅极和第一电容的第一端与上拉节点连接，输出晶体管的第一极与第二时钟信号端连接，输出晶体管的第二极和第一电容的第二端与输出端连接。4.根据权利要求3所述的移位寄存器，其中，复位模块包括：节点复位晶体管，其栅极与所述复位信号端连接，第一极与上拉节点连接，第二极与第一电源电压端连接；以及输出复位晶体管，其栅极与所述复位信号端连接，第一极与所述输出端连接，第二极与所述第一电源电压端连接。5.根据权利要求4所述的移位寄存器，其中，下拉控制模块包括：第一下拉控制晶体管，其栅极和下拉控制节点连接，第一极与第一时钟信号端连接，第二极与下拉节点连接；第二下拉控制晶体管，其栅极与上拉节点连接，第一极与下拉节点连接，
\t第二极与第一电源电压端连接；第三下拉控制晶体管，其栅极和第一极与第一时钟信号端连接，第二极与下拉控制节点连接；以及第四下拉控制晶体管，其栅极与上拉节点连接，第一极与下拉控制节点连接，第二极与第一电源电压端连接。...

【专利技术属性】
技术研发人员：高英强，陈华斌，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京;11