移位寄存器单元、驱动方法、栅极驱动电路及显示装置制造方法及图纸

本发明专利技术公开了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置，属于显示技术领域。所述移位寄存器单元包括：时钟控制模块、输出控制模块和输出模块；该移位寄存器单元可以通过该时钟控制模块，分别向输出控制模块和输出模块输出不同频率或者不同占空比的时钟信号，从而使得该输出模块可以通过输出端向像素单元输出不同频率或者不同占空比的驱动信号，以调整该移位寄存器单元对每行像素单元的充电时间，因此丰富了栅极驱动电路对显示装置的驱动方式，提高了驱动的灵活性。本发明专利技术用于显示图像。

【技术实现步骤摘要】

本专利技术涉及显示
，特别涉及一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置。
技术介绍
显示装置在显示图像时，需要利用栅极驱动电路(英文：Gate Driver on Array；简称：GOA)对像素单元进行驱动，栅极驱动电路(也称移位寄存器)包括多个级联的移位寄存器单元，其中每个移位寄存器单元用于驱动一行像素单元，由多个移位寄存器单元实现对显示装置的像素单元的逐行扫描驱动，以显示图像。相关技术中，栅极驱动电路能够在一帧的时间内对显示装置中各行像素单元扫描一遍，其中，对每行像素单元的充电时间是由时钟信号的频率决定的。由于移位寄存器单元中所连接的时钟信号端输出的时钟信号的频率和占空比是固定的，因此该栅极驱动电路对像素单元进行驱动时，对每行像素单元的充电时间也是固定的，驱动方式较为单一。
技术实现思路
为了解决相关技术中栅极驱动电路驱动方式较为单一的问题，本专利技术提供了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置。所述技术方案如下：第一方面，提供了一种移位寄存器单元，所述移位寄存器单元包括：时钟控制模块、输出控制模块和输出模块；所述时钟控制模块分别与控制信号端、第一电源信号端、第一时钟信号端、第二时钟信号端、第三时钟信号端、所述输出控制模块和所述输出模块连接，所述时钟控制模块用于在来自所述控制信号端的控制信号和来自所述第三时钟信号端的第三时钟信号的控制下，向所述输出模块输出来自所述第一时钟信号端的第一时钟信号，并向所述输出控制模块输出所述第一时钟信号的反相信号，或者，向所述输出模块交替输出所述第一时钟信号和来自所述第二时钟信号端的第二时钟信号，并向所述输出控制模块交替输出所述第一时钟信号的反相信号和所述第二时钟信号的反相信号，其中，所述第一时钟信号、所述第二时钟信号和所述第三时钟信号的频率相同，相位互不相同；所述输出控制模块分别与所述时钟控制模块、输入信号端、复位信号端、所述第二电源信号端、第三电源信号端、第四电源信号端、上拉节点和输出端连接，用于控制所述上拉节点和所述输出端的电位；所述输出模块分别与所述时钟控制模块、所述上拉节点和所述输出端连接，用于在所述上拉节点的控制下，向所述输出端输出来自所述时钟控制模块的信号。第二方面，提供了一种移位寄存器单元的驱动方法，所述移位寄存器单元包括：时钟控制模块、输出控制模块和输出模块，所述方法包括：第一驱动模式，控制信号端输出的控制信号为第一电位，所述时钟控制模块向所述输出模块输出来自第一时钟信号端的第一时钟信号，并向所述输出控制模块输出所述第一时钟信号的反相信号；第二驱动模式，控制信号端输出的控制信号为第二电位，第三时钟信号端输出第三时钟信号，所述时钟控制模块向所述输出模块交替输出所述第一时钟信号和来自第二时钟信号端的第二时钟信号，并向所述输出控制模块交替输出所述第一时钟信号的反相信号和所述第二时钟信号的反相信号；其中，所述第一时钟信号、所述第二时钟信号和所述第三时钟信号的频率相同，相位互不相同。第三方面，提供了一种栅极驱动电路，所述栅极驱动电路包括：至少两个级联的如第一方面所述的移位寄存器单元。第四方面，提供了一种显示装置，所述显示装置包括：如第三方面所述的栅极驱动电路。本专利技术提供的技术方案带来的有益效果是：本专利技术提供了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置，该移位寄存器单元中除了包括输出控制模块和输出模块，还包括时钟控制模块，通过该时钟控制模块，可以分别向输出控制模块和输出模块输出不同频率或者不同占空比的时钟信号，从而使得该输出模块可以通过输出端向像素单元输出不同频率或者不同占空比的驱动信号，进而可以调整对每行像素单元的充电时间，因此丰富了栅极驱动电路对显示装置的驱动方式，提高了驱动的灵活性。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术实施例提供的一种移位寄存器单元的结构示意图；图2是本专利技术实施例提供的另一种移位寄存器单元的结构示意图；图3是本专利技术实施例提供的又一种移位寄存器单元的结构示意图；图4是本专利技术实施例提供的再一种移位寄存器单元的结构示意图；图5是本专利技术实施例提供的一种移位寄存器单元的驱动方法的流程图；图6是本专利技术实施例提供的一种移位寄存器单元中各信号的时序图；图7是本专利技术实施例提供的另一种移位寄存器单元中各信号的时序图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术实施方式作进一步地详细描述。本专利技术所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本专利技术的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本专利技术实施例中，将其中源极称为第一极，漏极称为第二极，栅极称为第三极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。此外，本专利技术实施例所采用的开关晶体管可以包括P型开关晶体管和N型开关晶体管两种，其中，P型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止，N型开关晶体管在栅极为高电平时导通，在栅极为低电平时截止。此外，本专利技术各个实施例中的多个信号都对应有第一电位和第二电位。第一电位和第二电位仅代表该信号的电位有2个状态量，不代表全文中第一电位或第二电位具有特定的数值，即各个信号的第一电位(或第二电位)的电位值可以相同也可以不同。进一步的，本专利技术实施例中的第一时钟信号、第二时钟信号和第三时钟信号的频率相同，相位互不相同；优选的，该第一时钟信号、第二时钟信号和第三时钟信号的占空比可以均为二分之一；且该第一时钟信号与第二时钟信号的相位差为180度，第一时钟信号与第三时钟信号的相位差为90度。图1是本专利技术实施例提供的一种移位寄存器单元的结构示意图，如图1所示，该移位寄存器单元包括：时钟控制模块10、输出控制模块20和输出模块30。该时钟控制模块10分别与控制信号端EN、第一电源信号端VGH、第一时钟信号端CK1、第二时钟信号端CK2、第三时钟信号端CK3、该输出控制模块20和该输出模块30连接，该时钟控制模块10用于在来自该控制信号端EN的控制信号和来自该第三时钟信号端CK3的第三时钟信号的控制下，向该输出模块30输出来自该第一时钟信号端CK1的第一时钟信号，并向该输出控制模块20输出该第一时钟信号的反相信号，或者，向该输出模块30交替输出该第一时钟信号和来自该第二时钟信号端CK2的第二时钟信号，并向该输出控制模块20交替输出该第一时钟信号的反相信号和该第二时钟信号的反相信号，其中，该第一时钟信号、该第二时钟信号和该第三时钟信号的频率相同，相位互不相同。该输出控制模块20分别与该时钟控制模块10、输入信号端STV、复位信号端RST、第二电源信号端VGL、第三电源信号端CN、第四电源信号端CNB、上拉节点PU和输出端OUT连接，用于控制该上拉节点PU和该输出端OUT的电位；该输出模块30分别与该时钟控制模块10、该上拉节点PU和该输出端OUT连接本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：时钟控制模块、输出控制模块和输出模块；所述时钟控制模块分别与控制信号端、第一电源信号端、第一时钟信号端、第二时钟信号端、第三时钟信号端、所述输出控制模块和所述输出模块连接，所述时钟控制模块用于在来自所述控制信号端的控制信号和来自所述第三时钟信号端的第三时钟信号的控制下，向所述输出模块输出来自所述第一时钟信号端的第一时钟信号，并向所述输出控制模块输出所述第一时钟信号的反相信号，或者，向所述输出模块交替输出所述第一时钟信号和来自所述第二时钟信号端的第二时钟信号，并向所述输出控制模块交替输出所述第一时钟信号的反相信号和所述第二时钟信号的反相信号，其中，所述第一时钟信号、所述第二时钟信号和所述第三时钟信号的频率相同，相位互不相同；所述输出控制模块分别与所述时钟控制模块、输入信号端、复位信号端、第二电源信号端、第三电源信号端、第四电源信号端、上拉节点和输出端连接，用于控制所述上拉节点和所述输出端的电位；所述输出模块分别与所述时钟控制模块、所述上拉节点和所述输出端连接，用于在所述上拉节点的控制下，向所述输出端输出来自所述时钟控制模块的信号。

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：时钟控制模块、输出控制模块和输出模块；所述时钟控制模块分别与控制信号端、第一电源信号端、第一时钟信号端、第二时钟信号端、第三时钟信号端、所述输出控制模块和所述输出模块连接，所述时钟控制模块用于在来自所述控制信号端的控制信号和来自所述第三时钟信号端的第三时钟信号的控制下，向所述输出模块输出来自所述第一时钟信号端的第一时钟信号，并向所述输出控制模块输出所述第一时钟信号的反相信号，或者，向所述输出模块交替输出所述第一时钟信号和来自所述第二时钟信号端的第二时钟信号，并向所述输出控制模块交替输出所述第一时钟信号的反相信号和所述第二时钟信号的反相信号，其中，所述第一时钟信号、所述第二时钟信号和所述第三时钟信号的频率相同，相位互不相同；所述输出控制模块分别与所述时钟控制模块、输入信号端、复位信号端、第二电源信号端、第三电源信号端、第四电源信号端、上拉节点和输出端连接，用于控制所述上拉节点和所述输出端的电位；所述输出模块分别与所述时钟控制模块、所述上拉节点和所述输出端连接，用于在所述上拉节点的控制下，向所述输出端输出来自所述时钟控制模块的信号。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述时钟控制模块包括：第一控制子模块、第二控制子模块和反相子模块；所述第一控制子模块分别与所述控制信号端、所述第一电源信号端、所述第三时钟信号端和所述第二控制子模块连接，用于在所述控制信号的控制下，向所述第二控制子模块输出来自所述第一电源信号端的第一电源信号，或者来自所述第三时钟信号端的第三时钟信号；所述第二控制子模块分别与所述第一控制子模块、所述第一时钟信号端、所述第二时钟信号端、所述反相子模块和所述输出模块连接，用于在所述第一电源信号的控制下，分别向所述反相子模块和所述输出模块输出所述第一时钟信号；或者，用于在所述第三时钟信号的控制下，向所述反相子模块交替输出所述第一时钟信号和所述第二时钟信号，并向所述输出模块交替输出所述第一时钟信号和所述第二时钟信号；所述反相子模块分别与所述第二控制子模块和所述输出控制模块连接，用于对所述第二控制子模块输出的信号进行反相后，输出至所述输出控制模块。3.根据权利要求2所述的移位寄存器单元，其特征在于，所述第一控制子模块包括：第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管的极性相反；所述第一晶体管的栅极与所述控制信号端连接，所述第一晶体管的第一极与所述第一电源信号端连接，所述第一晶体管的第二极与所述第二控制子模块连接；所述第二晶体管的栅极与所述控制信号端连接，所述第二晶体管的第一极与所述第三时钟信号端连接，所述第二晶体管的第二极与所述第二控制子模块连接。4.根据权利要求2所述的移位寄存器单元，其特征在于，所述反相子模块包括：第一反相器；所述第一反相器的输入端与所述第二控制子模块连接，所述第一反相器的信号输出端与所述输出控制模块连接。5.根据权利要求2至4任一所述的移位寄存器单元，其特征在于，所述第二控制子模块包括：第三晶体管和第四晶体管，所述第三晶体管和所述第四晶体管的极性相反；所述第三晶体管的栅极与所述第一控制子模块连接，所述第三晶体管的第一极与所述第一时钟信号端连接，所述第三晶体管的第二极分别与所述反相子模块和所述输出模块连接；所述第四晶体管的栅极与所述第一控制子模块连接，所述第四晶体管的第一极与所述第二时钟信号端连接，所述第四晶体管的第二极分别与所述反相子模块和所述输出模块连接。6.根据权利要求2至4任一所述的移位寄存器单元，其特征在于，所述第二控制子模块包括：第二反相器、第一传输门、第三反相器和第二传输门；所述第二反相器的输入端与所述第一控制子模块连接，所述第二反相器的信号输出端与所述第一传输门的第一控制端连接；所述第一传输门的第二控制端与所述第一控制子模块连接，所述第一传输门的输入端与所述第一时钟信号端连接，所述第一传输门的信号输出端分别与所述反相子模块和所述...

【专利技术属性】
技术研发人员：李艳，时凌云，孙伟，谢晓波，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方光电科技有限公司，
类型：发明
国别省市：北京;11