移位寄存器单元、驱动方法、栅极驱动电路及显示装置制造方法及图纸

本发明专利技术公开了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置，属于显示技术领域。该移位寄存器单元包括：输入模块、复位模块、上拉模块、下拉模块和降噪模块，其中，输入模块用于向上拉节点输出第一电源信号，复位模块用于向上拉节点输出第二电源信号，上拉模块用于在上拉节点的控制下，向输出端输出第一时钟信号，下拉模块用于在第二时钟信号和上拉节点的控制下，向下拉节点输出第三电源信号或第二时钟信号，降噪模块用于在下拉节点的控制下，分别向上拉节点和输出端输出第三电源信号。本发明专利技术提供的移位寄存器单元的电路结构和控制过程均较为简单，解决了相关技术中移位寄存器单元电路结构复杂的问题。

Shift register unit, driving method, gate drive circuit and display device

The invention discloses a shift register unit, a driving method, a gate driving circuit and a display device, which belongs to the technical field of display. The shift register unit includes an input module, reset module, pull down module, module and noise reduction module, the input module is used to pull the first node output power signal, the reset module is used to pull the second node output power signal, pull pull module used to control the nodes in the output of the first clock signal. To the output end, pull-down module is used to control the pull node in the second clock signal and the output node, down third power supply signal or the second clock signal, noise reduction module is used to control the drop in nodes, respectively, to pull the output node and the third power supply signal. The circuit structure and the control process of the shift register unit provided by the invention are relatively simple, which solves the problem of complex structure of the shift register unit in the related technology.

【技术实现步骤摘要】

本专利技术涉及显示
，特别涉及一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置。
技术介绍
显示装置在显示图像时，需要利用移位寄存器(栅极驱动电路)对像素单元进行扫描，移位寄存器包括多个移位寄存器单元，每个移位寄存器单元对应一行像素单元，由多个移位寄存器单元实现对显示装置的各行像素单元的逐行扫描驱动，以显示图像。为了提高显示装置的显示灵活性，相关技术中有一种能够实现双向扫描的移位寄存器，该移位寄存器能够实现对显示装置的各行像素单元的正向扫描和反相扫描，该移位寄存器中每个移位寄存器单元通常通过多个晶体管和电容器来控制输出信号的电位的高低。但是，该具有双向扫描功能的移位寄存器中，每个移位寄存器单元包含的晶体管个数较多，电路结构较为复杂，移位寄存器的功耗较高。
技术实现思路
为了解决相关技术中移位寄存器单元电路结构复杂，功耗较高的问题，本专利技术提供了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置。所述技术方案如下：一方面，提供了一种移位寄存器单元，所述移位寄存器单元包括：输入模块、复位模块、上拉模块、下拉模块和降噪模块；所述输入模块分别与第一电源信号端、输入信号端和上拉节点连接，所述输入模块用于在来自所述输入信号端的输入信号的控制下，向所述上拉节点输出来自所述第一电源信号端的第一电源信号；所述复位模块分别与第二电源信号端、复位信号端和所述上拉节点连接，所述复位模块用于在来自所述复位信号端的复位信号的控制下，向所述上拉节点输出来自所述第二电源信号端的第二电源信号；所述上拉模块分别与第一时钟信号端、所述上拉节点和输出端连接，用于在所述上拉节点的控制下，向所述输出端输出来自所述第一时钟信号端的第一时钟信号；所述下拉模块分别与第二时钟信号端、第三电源信号端、所述上拉节点和下拉节点连接，用于在来自所述第二时钟信号端的第二时钟信号和所述上拉节点的控制下，向所述下拉节点输出来自所述第三电源信号端的第三电源信号或所述第二时钟信号；所述降噪模块分别与所述下拉节点、所述上拉节点、第三电源信号端和所述输出端连接，用于在所述下拉节点的控制下，分别向所述上拉节点和所述输出端输出所述第三电源信号。可选的，所述输入模块，包括：第一晶体管；所述复位模块，包括：第二晶体管；所述第一晶体管的第一极与所述第一电源信号端连接，所述第一晶体管的第二极与所述上拉节点连接，所述第一晶体管的栅极与所述输入信号端连接；所述第二晶体管的第一极与所述第二电源信号端连接，所述第二晶体管的第二极与所述上拉节点连接，所述第二晶体管的栅极与所述复位信号端连接。可选的，所述输入模块，包括：第二晶体管；所述复位模块，包括：第一晶体管；所述第二晶体管的第一极与所述第一电源信号端连接，所述第二晶体管的第二极与所述上拉节点连接，所述第二晶体管的栅极与所述输入信号端连接；所述第一晶体管的第一极与所述第二电源信号端连接，所述第一晶体管的第二极与所述上拉节点连接，所述第一晶体管的栅极与所述复位信号端连接。可选的，所述上拉模块，包括：第三晶体管和第一电容器；所述第三晶体管的第一极与所述第一时钟信号端连接，所述第三晶体管的第二极与所述输出端连接，所述第三晶体管的栅极与所述上拉节点连接；所述第一电容器的一端与所述上拉节点连接，所述第一电容器的另一端与所述输出端连接。可选的，所述下拉模块包括：第四晶体管、第五晶体管和第二电容器；所述第四晶体管的第一极和栅极与所述第二时钟信号端连接，所述第四晶体管的第二极与所述下拉节点连接；所述第五晶体管的第一极与所述第三电源信号端连接，所述第五晶体管的第二极与所述下拉节点连接，所述第五晶体管的栅极与所述上拉节点连接；所述第二电容器的一端与所述第三电源信号端连接，所述第二电容器的另一端与所述下拉节点连接。可选的，所述降噪模块包括：第六晶体管和第七晶体管；所述第六晶体管的第一极与所述第三电源信号端连接，所述第六晶体管的第二极与所述上拉节点连接，所述第六晶体管的栅极与所述下拉节点连接；所述第七晶体管的第一极与所述第三电源信号端连接，所述第七晶体管的第二极与所述输出端连接，所述第七晶体管的栅极与所述下拉节点连接。可选的，所述晶体管均为N型晶体管。第二方面，提供了一种移位寄存器单元的驱动方法，所述移位寄存器单元包括：输入模块、复位模块、上拉模块、下拉模块和降噪模块，所述驱动方法包括：输入阶段：第一电源信号端输入的第一电源信号为第一电位，输入信号端输入的输入信号为第一电位，所述输入模块控制上拉节点的电位为第一电位；输出阶段：所述上拉节点保持第一电位，第一时钟信号端输入的第一时钟信号为第一电位，所述上拉模块在所述上拉节点的控制下，向输出端输出所述第一时钟信号；复位阶段：复位信号端输入的复位信号为第一电位，第二电源信号端输入的第二电源信号为第二电位，所述复位模块控制所述上拉节点的电位为第二电位；保持阶段：所述第一时钟信号为第一电位，第二时钟信号端输入的第二时钟信号为第二电位，所述上拉节点保持第二电位；降噪阶段：所述第二时钟信号为第一电位，第三电源信号端输入的第三电源信号为第二电位，所述下拉模块控制所述下拉节点为第一电位，所述降噪模块在所述下拉节点的控制下，分别向所述上拉节点和所述输出端输出所述第三电源信号。可选的，在正向扫描时，所述输入模块包括：第一晶体管；所述复位模块包括：第二晶体管；所述上拉模块包括：第三晶体管和第一电容器；所述下拉模块包括：第四晶体管、第五晶体管和第二电容器；所述降噪模块包括：第六晶体管和第七晶体管；所述输入阶段中，所述输入信号端输入的所述输入信号为第一电位，所述第一晶体管开启，所述第一电源信号端向所述上拉节点输出所述第一电源信号；所述输出阶段中，所述上拉节点保持第一电位，所述第三晶体管和所述第五晶体管开启，所述第一时钟信号端向所述输出端输出所述第一时钟信号，所述第三电源信号端向所述下拉节点输出所述第三电源信号，所述第六晶体管和所述第七晶体管关断；所述复位阶段中，所述复位信号端输入的复位信号为第一电位，所述第二晶体管开启，所述第二电源信号端向所述上拉节点输出所述第二电源信号；所述保持阶段中，所述第一时钟信号为第一电位，所述第二时钟信号为第二电位，所述第四晶体管关断，所述上拉节点保持第二电位，所述第三晶体管关断；所述降噪阶段中，所述第二时钟信号为第一电位，所述第三电源信号为第二电位，所述第四晶体管开启，所述第二时钟信号端向所述下拉节点输出所述第二时钟信号，所述第六晶体管和所述第七晶体管开启，所述第三电源信号端分别向所述上拉节点和所述输出端输出所述第三电源信号。可选的，在反向扫描时，所述输入模块包括：第二晶体管；所述复位模块包括：第一晶体管；所述上拉模块包括：第三晶体管和第一电容器；所述下拉模块包括：第四晶体管、第五晶体管和第二电容器；所述降噪模块包括：第六晶体管和第七晶体管；所述输入阶段中，所述输入信号端输入的所述输入信号为第一电位，所述第二晶体管开启，所述第一电源信号端向所述上拉节点输出所述第一电源信号；所述输出阶段中，所述上拉节点保持第一电位，所述第三晶体管和所述第五晶体管开启，所述第一时钟信号端向所述输出端输出所述第一时钟信号，所述第三电源信号端向所述下拉节点输出所述第三电源信号，所述第六晶体管和所述第七晶体管关断；所述复位阶本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：输入模块、复位模块、上拉模块、下拉模块和降噪模块；所述输入模块分别与第一电源信号端、输入信号端和上拉节点连接，所述输入模块用于在来自所述输入信号端的输入信号的控制下，向所述上拉节点输出来自所述第一电源信号端的第一电源信号；所述复位模块分别与第二电源信号端、复位信号端和所述上拉节点连接，所述复位模块用于在来自所述复位信号端的复位信号的控制下，向所述上拉节点输出来自所述第二电源信号端的第二电源信号；所述上拉模块分别与第一时钟信号端、所述上拉节点和输出端连接，用于在所述上拉节点的控制下，向所述输出端输出来自所述第一时钟信号端的第一时钟信号；所述下拉模块分别与第二时钟信号端、第三电源信号端、所述上拉节点和下拉节点连接，用于在来自所述第二时钟信号端的第二时钟信号和所述上拉节点的控制下，向所述下拉节点输出来自所述第三电源信号端的第三电源信号或所述第二时钟信号；所述降噪模块分别与所述下拉节点、所述上拉节点、第三电源信号端和所述输出端连接，用于在所述下拉节点的控制下，分别向所述上拉节点和所述输出端输出所述第三电源信号。

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：输入模块、复位模块、上拉模块、下拉模块和降噪模块；所述输入模块分别与第一电源信号端、输入信号端和上拉节点连接，所述输入模块用于在来自所述输入信号端的输入信号的控制下，向所述上拉节点输出来自所述第一电源信号端的第一电源信号；所述复位模块分别与第二电源信号端、复位信号端和所述上拉节点连接，所述复位模块用于在来自所述复位信号端的复位信号的控制下，向所述上拉节点输出来自所述第二电源信号端的第二电源信号；所述上拉模块分别与第一时钟信号端、所述上拉节点和输出端连接，用于在所述上拉节点的控制下，向所述输出端输出来自所述第一时钟信号端的第一时钟信号；所述下拉模块分别与第二时钟信号端、第三电源信号端、所述上拉节点和下拉节点连接，用于在来自所述第二时钟信号端的第二时钟信号和所述上拉节点的控制下，向所述下拉节点输出来自所述第三电源信号端的第三电源信号或所述第二时钟信号；所述降噪模块分别与所述下拉节点、所述上拉节点、第三电源信号端和所述输出端连接，用于在所述下拉节点的控制下，分别向所述上拉节点和所述输出端输出所述第三电源信号。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块，包括：第一晶体管；所述复位模块，包括：第二晶体管；所述第一晶体管的第一极与所述第一电源信号端连接，所述第一晶体管的第二极与所述上拉节点连接，所述第一晶体管的栅极与所述输入信号端连接；所述第二晶体管的第一极与所述第二电源信号端连接，所述第二晶体管的第二极与所述上拉节点连接，所述第二晶体管的栅极与所述复位信号端连接。3.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块，包括：第二晶体管；所述复位模块，包括：第一晶体管；所述第二晶体管的第一极与所述第一电源信号端连接，所述第二晶体管的第二极与所述上拉节点连接，所述第二晶体管的栅极与所述输入信号端连接；所述第一晶体管的第一极与所述第二电源信号端连接，所述第一晶体管的第二极与所述上拉节点连接，所述第一晶体管的栅极与所述复位信号端连接。4.根据权利要求1所述的移位寄存器单元，其特征在于，所述上拉模块，包括：第三晶体管和第一电容器；所述第三晶体管的第一极与所述第一时钟信号端连接，所述第三晶体管的第二极与所述输出端连接，所述第三晶体管的栅极与所述上拉节点连接；所述第一电容器的一端与所述上拉节点连接，所述第一电容器的另一端与所述输出端连接。5.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉模块包括：第四晶体管、第五晶体管和第二电容器；所述第四晶体管的第一极和栅极与所述第二时钟信号端连接，所述第四晶体管的第二极与所述下拉节点连接；所述第五晶体管的第一极与所述第三电源信号端连接，所述第五晶体管的第二极与所述下拉节点连接，所述第五晶体管的栅极与所述上拉节点连接；所述第二电容器的一端与所述第三电源信号端连接，所述第二电容器的另一端与所述下拉节点连接。6.根据权利要求1所述的移位寄存器单元，其特征在于，所述降噪模块包括：第六晶体管和第七晶体管；所述第六晶体管的第一极与所述第三电源信号端连接，所述第六晶体管的第二极与所述上拉节点连接，所述第六晶体管的栅极与所述下拉节点连接；所述第七晶体管的第一极与所述第三电源信号端连接，所述第七晶体管的第二极与所述输出端连接，所述第七晶体管的栅极与所述下拉节点连接。7.根据权利要求2至6任一所述的移位寄存器单元，其特征在于，所述晶体管均为N型晶体管。8.一种移位寄存器单元的驱动方法，其特征在于，所述移位寄存器单元包括：输入模块、复位模块、上拉模块、下拉模块和降噪模块，所述驱动方法包括：输入阶段：第一电源信号端输入的第一电源信号为第一电位，输入信号端输入的输入信号为第一电位，所述输入模块控制上拉节点的电位为第一电位...

【专利技术属性】
技术研发人员：邵贤杰，陈俊生，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方光电科技有限公司，
类型：发明
国别省市：北京;11