一种移位寄存器、栅极驱动电路及驱动方法技术

本发明专利技术提供一种移位寄存器，其中：上拉模块电连接第一输入端、第二输入端与低电平信号输入端，包括第一薄膜晶体管、第二薄膜晶体管以及第三薄膜晶体管；下拉模块电连接第二时钟信号输入端与低电平信号输入端，包括第四薄膜晶体管以及第二电容；输出模块电连接第一时钟信号输入端、第二时钟信号输入端、第一输出端以及低电平信号输入端，包括第一电容、第五薄膜晶体管、第六薄膜晶体管以及第七薄膜晶体管；复位模块电连接复位信号输入端以及低电平信号输入端，包括第八薄膜晶体管以及第九薄膜晶体管；电位保持模块电连接第一输入端、低电平信号输入端以及高电平信号输入端，包括第三电容、第十薄膜晶体管以及第十一薄膜晶体管。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种移位寄存器、栅极驱动电路及驱动方法。
技术介绍
目前，各领域对显示器，包括但不限于手机、平板等移动终端的要求越来越高，同时也提高了对显示面板的要求。显示面板既要轻薄又要抗各种严苛环境。在显示面板
，显示面板需要经历长期高温工作，但目前长期高温工作下，技术人员发现显示面板的栅极驱动电路中的部分器件特性容易发生偏移，导致电路中漏电流过大。栅极驱动电路包括组成的移位寄存器往往较为敏感，由于漏电流的问题容易导致相关节点电位偏移从而导致栅极输出异常。
技术实现思路
为解决上述问题，本专利技术提供一种移位寄存器，包括上拉模块、下拉模块、输出模块、复位模块、电位保持模块、第一节点、第二节点以及第三节点，其中：所述上拉模块电连接第一输入端、第二输入端与低电平信号输入端，包括第一薄膜晶体管、第二薄膜晶体管以及第三薄膜晶体管；所述下拉模块电连接第二时钟信号输入端与低电平信号输入端，包括第四薄膜晶体管以及第二电容；所述输出模块电连接第一时钟信号输入端、第二时钟信号信号输入端、第一输出端以及低电平信号输入端，包括第一电容、第五薄膜晶体管、第六薄膜晶体管以及第七薄膜晶体管；所述复位模块电连接复位信号输入端以及低电平信号输入端，包括第八薄膜晶体管以及第九薄膜晶体管；所述电位保持模块电连接第一输入端、低电平信号输入端以及高电平信号输入端，包括第三电容、第十薄膜晶体管以及第十一薄膜晶体管。一种栅极驱动电路，包括至少一级上述所述的一种移位寄存器，其中，所述第一输入端为上一级的所述第一输出端，所述第二输入端为下一级的所述第一输出端。一种驱动方法，驱动上述所述的一种栅极驱动电路，包括第一阶段、第二阶段、第三阶段以及第四阶段，其中，在所述第一阶段，所述复位信号输入端输出复位信号，此时所述第一时钟信号输入端输出低电平信号，所述第二时钟信号输入端输出高电平；在所述第二阶段，所述第一输入端输入高电平信号，此时所述第一时钟信号输入端输入高电平信号，所述第二时钟信号输入端输入低电平信号；在所述第三阶段，所述第一输入端停止输入信号，所述第一时钟信号输入端输出低电平信号，所述第二时钟信号输入端输出高电平信号，此时所述第一输出信号输出栅极信号；在所述第四阶段，所述第一时钟信号输入端输出高电平信号，所述第二时钟信号输入端输出低电平信号；此时，所述第二输入端输出下一级所述输出信号的高电平信号。与现有技术相比，本专利技术的技术方案具有以下优点之一：在9T2C，即九个薄膜晶体管以及两个电容的基础上增加电位保持模块。其中，电位保持模块包括两个薄膜晶体管以及一个电容，并电连接第一输入端、低电平信号输入端以及高电平信号输入端。通过增加电位保持模块，可以保证栅极驱动电路中的移位寄存器在长时间高温状态下保持正常工作，其中移位寄存器中的薄膜晶体管器件不会因为高温而导致性能发生漂移导致漏电流。具有电位保持模块的移位寄存器可以保证相关薄膜晶体管处于或接近于低电平电位，保证输出信号的正常输出。栅极驱动电路由上述移位寄存器组成，保证了栅极信号的正常输出；此外，还提供一种驱动上述栅极驱动电路的驱动方法，通过电位保持模块与其他模块的配合，实现高温工作状态下，信号的正常输出。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本专利技术提供的一种移位寄存器的模块示意图；图2为本专利技术提供的一种移位寄存器的上拉模块的示意图；图3为本专利技术提供的一种移位寄存器的下拉模块的示意图；图4为本专利技术提供的一种移位寄存器的输出模块的示意图；图5为本专利技术提供的一种移位寄存器的复位模块的示意图；图6为本专利技术提供的一种移位寄存器的电位保持模块的示意图；图7为本专利技术提供的一种移位寄存器的连接示意图；图8为本专利技术提供的一种驱动方法。具体实施方式下面结合示意图对本专利技术的一种移位寄存器、栅极驱动电路及驱动方法进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。现有技术中，技术人员模拟连接触发信号的薄膜晶体管的特性，经研究发现，该薄膜晶体管在高温工作下，阈值电压会发生向左偏移的情况，此时漏电流显著增加。为了解决该问题，本专利技术提供一种具有电位保持模块的移位寄存器，该移位寄存器可以保证上述薄膜晶体管在特定时间内保持固定的电位。如图1所示，图1为本专利技术提供的一种移位寄存器的模块示意图。其中，本专利技术移位寄存器包括上拉模块1、下拉模块2、输出模块3、复位模块4、电位保持模块5、第一节点(图中未示出)、第二节点(图中未示出)以及第三节点(图中未示出)。其中，第一节点、第二节点以及第三节点是为了说明本专利技术的连接方式而进行的定义。上拉模块1电连接第一输入端IN、第二输入端Gn+1与低电平信号输入端L。下拉模块2电连接第二时钟信号输入端CKV2与低电平信号输入端L。输出模块3电连接第一时钟信号输入端CKV1、第二时钟信号输入端CKV2、第一输出端Gn以及低电平信号输入端L。复位模块4电连接复位信号输入端RESET以及低电平信号输入端L。电位保持模块5电连接第一输入端IN、低电平信号输入端L以及高电平信号输入端H。现结合移位寄存器相关功能具体说明各个模块的连接方式与作用。如图2所示，图2为本专利技术提供的一种移位寄存器的上拉模块的示意图。上拉模块1包括第一薄膜晶体管M1、第二薄膜晶体管M2以及第三薄膜晶体管M3。第一薄膜晶体管M1的栅极电连接第一输入端IN，第一薄膜晶体管M1的第一极电连接第三节点K，第一薄膜晶体管M1的第二极电连接第一节点PU。第二薄膜晶体管M2的栅极电连接第二输入端Gn+1，第二薄膜晶体管M2的第一极电连接第一节点PU，第二薄膜晶体管M2的第二极电连接低电平信号输入端L，接收低电平信号。第三薄膜晶体管M3的栅极电连接第二节点PD，第三薄膜晶体管M3的第一极电连接第一节点PU，第三薄膜晶体管M3的第二极电连接低电平信号输入端L。图3为本专利技术提供的一种移位寄存器的下拉模块的示意图。下拉模块2包括第四薄膜晶体管M4以及第二电容C2。其中，第四薄膜晶体管M4的栅极电连接第一节点PU，第四薄膜晶体管的第一极电连接第二节点PD，第四薄膜晶体管M4的第二极电连接低电平信号输入端L。第二电容C2的第一极电连接第二时钟信号输入端CKV2，第二电容C2的第二极电连接第二节点PD。图4为本专利技术提供的一种移位寄存器的输出模块的示意图。输出模块3包括第五薄膜晶体管M5、第六薄膜晶体管M6、第七薄膜晶体管M7以及第一电容C1。其中，第一电容C1的第一极电连接第一节点PU，第一电容C1的第二极电连接第五薄膜晶体管M5的第二极。第五薄膜晶体管M5的栅极电连接第一节点PU，第五薄膜晶体管M5的第一极电连接第二时钟信号输入端CKV2，第五薄膜晶体管M5的第二极电连接第一输出端Gn。第六薄膜晶体管M6的栅极电连接第二节点PD，第六薄膜晶体管M6的第一极电连接第本文档来自技高网...

【技术保护点】
一种移位寄存器，包括上拉模块、下拉模块、输出模块、复位模块、电位保持模块、第一节点、第二节点以及第三节点，其中：所述上拉模块电连接第一输入端、第二输入端与低电平信号输入端，包括第一薄膜晶体管、第二薄膜晶体管以及第三薄膜晶体管；所述下拉模块电连接第二时钟信号输入端与低电平信号输入端，包括第四薄膜晶体管以及第二电容；所述输出模块电连接第一时钟信号输入端、第二时钟信号输入端、第一输出端以及低电平信号输入端，包括第一电容、第五薄膜晶体管、第六薄膜晶体管以及第七薄膜晶体管；所述复位模块电连接复位信号输入端以及低电平信号输入端，包括第八薄膜晶体管以及第九薄膜晶体管；所述电位保持模块电连接第一输入端、低电平信号输入端以及高电平信号输入端，包括第三电容、第十薄膜晶体管以及第十一薄膜晶体管。

【技术特征摘要】
1.一种移位寄存器，包括上拉模块、下拉模块、输出模块、复位模块、电位保持模块、第一节点、第二节点以及第三节点，其中：所述上拉模块电连接第一输入端、第二输入端与低电平信号输入端，包括第一薄膜晶体管、第二薄膜晶体管以及第三薄膜晶体管；所述下拉模块电连接第二时钟信号输入端与低电平信号输入端，包括第四薄膜晶体管以及第二电容；所述输出模块电连接第一时钟信号输入端、第二时钟信号输入端、第一输出端以及低电平信号输入端，包括第一电容、第五薄膜晶体管、第六薄膜晶体管以及第七薄膜晶体管；所述复位模块电连接复位信号输入端以及低电平信号输入端，包括第八薄膜晶体管以及第九薄膜晶体管；所述电位保持模块电连接第一输入端、低电平信号输入端以及高电平信号输入端，包括第三电容、第十薄膜晶体管以及第十一薄膜晶体管。2.根据权利要求1所述的一种移位寄存器，所述上拉模块中，所述第一薄膜晶体管的栅极电连接所述第一输入端，所述第一薄膜晶体管的第一极电连接所述第三节点，所述第一薄膜晶体管的第二极电连接第所述第一节点；所述第二薄膜晶体管的栅极电连接所述第二输入端，所述第二薄膜晶体管的第一极电连接所述第一节点，所述第二薄膜晶体管的第二极电连接所述低电平信号输入端；所述第三薄膜晶体管的栅极电连接所述第二节点，所述第三薄膜晶体管的第一极电连接所述第一节点，所述第三薄膜晶体管的第二极电连接低电平信号输入端。3.如权利要求1所述的一种移位寄存器，所述下拉模块中，所述第四薄膜晶体管的栅极电连接所述第一节点，所述第四薄膜晶体管的第一极电连接所述第二节点，所述第四薄膜晶体管的第二极电连接所述低电平信号输入端；所述第二电容的第一极电连接所述第二时钟信号输入端，所述第二电容的第二极电连接所述第二节点。4.如权利要求1所述的一种移位寄存器，所述输出模块中，所述第一电容的第一极电连接所述第一节点，所述第一电容的第二极电连接所述第五薄膜晶体管的第二极；所述第五薄膜晶体管的栅极电连接所述第一节点，所述第五薄膜晶体管的第一极电连接所述第二时钟信号输入端，所述第五薄膜晶体管的第二极电连接所述第一输出端；所述第六薄膜晶体管的栅极电连接所述第二节点，所述第六薄膜晶体管的第一极电连接所述第一电容的第二极，所述第六薄膜晶体管的第二极电连接所述低电平信号输入端；所述第七薄膜晶体管的栅极电连接所述第一时钟信号输入端，所述第七薄膜晶体管的第一极电连接所述第一电容的第二极，所述第七薄膜晶体管的第二极电连接所述低电平信号输入端。5.如权利要求1所述的一种移位寄存器，所述复位模块中，所述第八薄膜晶体管...

【专利技术属性】
技术研发人员：朱桂熠，许作远，
申请(专利权)人：上海天马微电子有限公司，天马微电子股份有限公司，
类型：发明
国别省市：上海;31