本发明专利技术公开了一种移位寄存器，包括移位寄存器，所述移位寄存器具有级联的多级，所述移位寄存器的第N级包括：上拉模块，根据输入信号和时钟信号向输出端输出驱动信号；复位模块，根据复位信号向所述输出端输出截止信号；下拉模块，根据保持信号将所述输出端的输出信号保持为所述截止信号；所述第N级的保持信号为第N+2级输出端的输出信号。本发明专利技术还公开了一种包括上述移位寄存器的栅极驱动电路和显示装置。本发明专利技术通过更加简单的电路结构实现了液晶显示器栅极驱动的作用；将栅极驱动电路输出端的噪音干扰降到最低；减少了下拉模块中薄膜晶体管的个数，达到降低功耗的目的。
【技术实现步骤摘要】
本专利技术涉及显示
，尤其涉及ー种移位寄存器、栅极驱动电路及显示装置。
技术介绍
液晶显示面板采用MXN点排列的逐行扫描矩阵显示。薄膜晶体管液晶显示装置(Thin Film Transistor-Liquid Crystal Display,TFT-LCD)的驱动器主要包括栅极驱动 器和数据驱动器，其中，栅极驱动器将输入的时钟信号通过移位寄存器转换后加在液晶显示面板的栅线上。移位寄存器常用于液晶显示面板的栅极驱动器中，每ー个栅线与移位寄存器的一个级电路单元对接。通过栅级驱动电路输出栅级输入信号，逐行进行扫描各像素。栅级驱动电路可以以柔性基板上的芯片技术(Chip on Flex，C0F)或者玻璃基板上的芯片技术(Chipon Glass, COG)的封装方式设置在显示面板中，也可以用TFT构成集成电路单元形成在显示面板中。对于液晶显示面板，栅极驱动器集成在玻璃基板上(Gate on Array, G0A)的设计可以使得产品成本下降，也可以减去一道エ序，提高产能。现有的栅极驱动电路中，存在在因电路中晶体管数量较多而导致的电路复杂、成本较高的问题，例如ー种栅极驱动电路中，移位寄存器包括级联的多级，其中，每ー级包括上拉单元、下拉单元、复位单元和保持单元，所述保持单元用于产生保持信号，保持单元的功能需要通过较多的晶体管来实现，常常仅在保持単元中就包括了八个晶体管，用以提供保持信号，这样的移位寄存器结构比较复杂，降低了电路的可靠性，増加了功耗。
技术实现思路
(一)要解决的技术问题本专利技术要解决的技术问题是提供一种结构简单的移位寄存器、栅极驱动电路及显示装置。(ニ)技术方案为解决上述问题，第一方面，本专利技术提供了ー种移位寄存器，应用于显示基板栅极驱动电路，所述移位寄存器具有级联的M级，所述移位寄存器的第N级包括上拉模块,根据第N级的输入信号和时钟信号向第N级的输出端输出驱动信号；复位模块，根据第N级的复位信号向所述第N级的输出端输出截止信号；下拉模块，根据第N级的保持信号将所述第N级的输出端的输出信号保持为所述截止信号；其中N和M为自然数，并且N小于等于M ;当N小于M-I时，所述第N级的保持信号为第N+2级输出端的输出信号；所述移位寄存器还包括依次级联在第M级之后的第一伪级，用于生成输出信号作为第M-I级的保持信号，M级的复位信号；第二伪级，用于生成输出信号作为第M级的保持信号，第一伪级的复位信号。优选地，当N为I时，所述第N级的输入信号为场同步信号；·Ν不为I时，所述第N级的输入信号为第N-I级输出端的输出信号。优选地，当N小于M时，所述第N级的复位信号为第Ν+1级输出端的输出信号；当N=M时，第N级的复位信号为所述第一伪级的输出信号。优选地，所述上拉模块包括第一晶体管、第三晶体管和第一电容，其中所述第一晶体管的栅极和漏极连接所述输入信号、源极连接至第一节点； 所述第三晶体管的栅极连接至所述第一节点、漏极连接所述时钟信号、源极与所述输出端连接；所述第一电容连接在所述第一节点和输出端之间。优选地，所述复位模块包括第二晶体管和第四晶体管，其中所述第二晶体管的栅极连接所述复位信号、漏极连接所述第一节点、源极连接截止电压；所述第四晶体管的栅极连接所述复位信号、漏极连接所述输出端、源极连接所述截止电压。优选地，所述下拉模块包括第八晶体管、第二电容、第五晶体管、第六晶体管和第七晶体管，其中所述第八晶体管的栅极和漏极连接所述保持信号、源极连接至第二节点，所述第ニ节点还分别与所述第二电容的一端、所述第五晶体管和第六晶体管的栅极、以及第七晶体管的漏极连接；所述第二电容的另一端连接所述第一节点；所述第五晶体管的漏极连接至所述第一节点、源极连接截止电压；所述第六晶体管的漏极连接所述输出端、源极连接所述截止电压；所述第七晶体管的栅极连接至所述第一节点、源极连接所述截止电压。第二方面，本专利技术还提供了ー种栅极驱动电路，包括上述移位寄存器。第三方面，本专利技术还提供了一种显示装置，包括上述栅极驱动电路。(三)有益效果本专利技术移位寄存器第N级的保持信号直接由第Ν+2级的输出信号实现，通过更加简单的电路结构实现了液晶显示器栅极驱动的作用；本专利技术在栅极驱动电路输出端处于无效状态时，将噪音的干扰降到最低，避免由于晶体管本身阈值电压的漂移，造成移位寄存器的使用寿命缩短或错误输出；本专利技术利用第二电容的存储电能的特性，減少了下拉模块中薄膜晶体管的个数，达到降到功耗的目的。附图说明图I为根据本专利技术实施例移位寄存器的结构示意图；图2为根据本专利技术实施例移位寄存器第N级的结构示意图；图3为根据本专利技术实施例移位寄存器第N级正向扫描的逻辑时序图。具体实施方式下面结合附图及实施例对本专利技术进行详细说明如下。实施例一本实施例记载了ー种移位寄存器，应用于显示基板栅极驱动电路，所述移位寄存器具有级联的M级，所述移位寄存器的第N级包括上拉模块,根据第N级的输入信号和时钟信号向第N级的输出端输出驱动信号；复位模块，根据第N级的复位信号向所述第N级的输出端输出截止信号；下拉模块，根据第N级的保持信号将所述第N级的输出端的输出信号保持为所述截止信号； 其中N和M为自然数，并且N小于等于M ;当N小于M-I时，所述第N级的保持信号为第N+2级输出端的输出信号；所述移位寄存器还包括依次级联在第M级之后的第一伪级，用于生成输出信号作为第M-I级的保持信号；第二伪级，用于生成输出信号作为第M级的保持信号。本实施例将移位寄存器第N+2级的输出信号作为第N级的保持信号，減少了电路中的器件尤其是晶体管器件的使用，通过更加简单的电路结构实现了液晶显示器栅极驱动的作用。实施例ニ 本实施例包括实施例一的全部内容，但是更为具体的当N为I时，所述第N级的输入信号为场同步信号；·Ν不为I时，所述第N级的输入信号为第N-I级输出端的输出信号。当N小于M吋，所述第N级的复位信号为第Ν+1级输出端的输出信号；当N=M吋，第N级的复位信号为所述第一伪级的输出信号。本实施例中，第一伪级与第二伪级本身可采用如使用场同步信号(VerticalStart Pulse, STV)或反向器等设计方法进行复位。本实施例无需再使用其它信号生成器件，而是分别将上ー级和下两级的输出信号作为本级的输入信号、复位信号和保持信号，使得电路结构更加简单。实施例三本实施例包括实施例ニ的全部内容，但是更为具体的如图I和图2所示，在本实施例中所述上拉模块包括第一晶体管Ml、第三晶体管M3和第一电容Cl，其中所述第一晶体管Ml的栅极和漏极(在本专利技术的实施例中，各晶体管的源极和漏极可以互换使用)连接所述输入信号、源极连接至第一节点PU ；所述第三晶体管M3的栅极连接至所述第一节点PU、漏极连接所述时钟信号、源极与所述输出端Output连接；所述第一电容Cl连接在所述第一节点F1U和输出端Output之间。所述复位模块包括第二晶体管M2和第四晶体管M4，其中所述第二晶体管M2的栅极连接所述复位信号G (n+1)、漏极连接所述第一节点PU、源极连接截止电压VSS ；所述第四晶体管M4的栅极连接所述复位信号G(n+1)、漏极连接所述输出端Output、源极连接所述截止电压VSS。所述下拉模块包括第八晶体管M8、第二电容C2、第五晶体管M5、第六晶体管本文档来自技高网...
【技术保护点】
一种移位寄存器，应用于显示基板栅极驱动电路，所述移位寄存器具有级联的M级，其特征在于，所述移位寄存器的第N级包括：上拉模块，根据第N级的输入信号和时钟信号向第N级的输出端输出驱动信号；复位模块，根据第N级的复位信号向所述第N级的输出端输出截止信号；下拉模块，根据第N级的保持信号将所述第N级的输出端的输出信号保持为所述截止信号；其中N和M为自然数，并且N小于等于M；当N小于M？1时，所述第N级的保持信号为第N+2级输出端的输出信号；所述移位寄存器还包括依次级联在第M级之后的：第一伪级，用于生成输出信号作为第M？1级的保持信号；第二伪级，用于生成输出信号作为第M级的保持信号。
【技术特征摘要】
【专利技术属性】
技术研发人员：邵贤杰，李小和，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方光电科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。