【技术实现步骤摘要】
本专利技术涉及将逻辑芯片和存储器芯片集成到共同封装中的SiP (系统级封装)半导体装置，以及用于该装置的测试方法。
技术介绍
BIST (内置的自测试)是半导体装置的一种测试方法，其使用放置在器件内部的测试模式生成器、测试模式压缩器、以及比较器等来进行自测试。在BIST中，测试模式生成器 生成要提供给测试目标电路的测试模式，测试模式压缩器对来自测试目标电路的输出模式进行压缩，并且比较器将经过压缩的测试模式与期望的输出模式进行比较，从而完成对测试目标电路的测试。日本未审专利申请公开第2003-77296号(Ishikawa)公开了将逻辑芯片和存储器芯片集成到共同封装中的SiP半导体装置。该半导体装置将存储器芯片测试电路(BIST电路)和选择器-输入/输出电路放置在逻辑芯片的内部，从而通过BIST来完成存储器芯片的测试。图9示出了 Ishikawa所讲述的半导体装置的总体结构。该半导体装置将逻辑芯片202和存储器芯片203集成到共同封装201中。逻辑芯片202包括有逻辑电路202A、存储器芯片测试电路204和选择器-输入/输出电路202C。选择器-输入/输出电路20...
【技术保护点】
一种半导体装置，包括：存储器芯片，包括要测试的存储器电路；以及逻辑芯片，包括内部逻辑电路和与内部逻辑电路和存储器电路连接的测试处理器，用于通过外部引脚来访问存储器电路并且测试存储器电路，其中测试处理器包括高速测试控制电路，其能够在测试存储器电路时，根据测试速度来选择在外部引脚和存储器电路之间的信号传输速率，高速测试控制电路包括高速测试调节电路，高速测试调节电路包括由第一时钟控制的串联连接的多级触发器；以及当测试处理器以实际操作速度来执行高速测试时，高速测试调节电路将信号传输速率设置到期望的信号传输速率。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：服部孝，桥诘由美子，西野龙宏，池田浩司，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。