半导体器件的形成方法技术

一种半导体器件的形成方法，包括：提供具有存储区、逻辑区和电容区的半导体衬底，存储区的半导体衬底表面具有闪存栅极结构；分别在闪存栅极结构表面和电容区表面形成第一介质层、以及第一介质层表面的第一多晶硅层；分别在电容区的第一多晶硅层表面、以及逻辑区的半导体衬底表面形成第二介质层、以及第二介质层表面的第二多晶硅层；在电容区的第一多晶硅层和第二多晶硅层表面分别形成导电插塞。所述半导体器件的形成方法形成工艺简化，工艺成本降低，生产效率提高。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种。
技术介绍
多晶硅-绝缘体-多晶硅(PIP，Poly-1nsulator-Poly)电容器和多晶硅-多晶硅-衬底(PPS，Poly-Poly-Substrate)电容器在逻辑电路或闪存存储器电路中，被广泛应用于防止噪音和模拟器件的频率解调。请参考图1，是现有的PIP电容的结构示意图，包括半导体衬底10，所述半导体衬底10内形成有浅沟槽隔离结构11，且所述浅沟槽隔离结构11表面与半导体衬底10表面齐平；位于所述浅沟槽隔离结构11表面的第一多晶娃层13,且所述第一多晶娃层13掺杂有N型离子；位于所述第一多晶硅层13表面的第一介质层14 ;位于所述第一介质层14表面的第二多晶硅层15 ;需要说明的是，所述第一多晶硅层13和第二多晶硅层15分别与导电插塞(未示出)相连接。请参考图2，是现有的PPS电容的结构示意图，包括半导体衬底20，所述半导体衬底20内形成有掺杂阱29，以及位于所述掺杂阱29两侧的浅沟槽隔离结构21 ;位于所述掺杂阱29表面的隧穿介质层22 ;位于所述隧穿介质层22表面的第一多晶硅层23，且所述第一多晶娃层23掺杂有N型离子；位于所述第一多晶娃层23表面的第一介质层24 ;位于所述第一介质层24表面的第二多晶硅层25 ;需要说明的是，所述第一多晶硅层23、第二多晶硅层25以及半导体衬底20分别与导电插塞 (未示出)相连接。然而，现有工艺在闪存存储器电路中形成的PIP电容或PPS电容时，会使工艺步骤增加，从而提高工艺成本。更多的电容器的形成方法请参公开号为US 2010/0163947A1考美国专利文件。
技术实现思路
本专利技术解决的问题是提供一种，简化在闪存存储器电路中的电容形成工艺，节省工艺时间，节约生产成本。为解决上述问题，本专利技术提供一种，包括提供半导体衬底，所述半导体衬底具有存储区、逻辑区和电容区，所述存储区的半导体衬底表面具有闪存栅极结构；在存储区、逻辑区和电容区形成覆盖半导体衬底和闪存栅极结构表面的第一介质薄膜、以及所述第一介质薄膜表面的第一多晶硅薄膜；刻蚀部分第一多晶硅薄膜和第一介质薄膜，在所述闪存栅极结构表面和电容区表面形成第一介质层、以及所述第一介质层表面的第一多晶硅层；在形成第一多晶硅层之后，在存储区、逻辑区和电容区形成覆盖所述半导体衬底、闪存栅极结构和第一多晶硅层表面的第二介质薄膜、以及第二介质薄膜表面的第二多晶娃表面；刻蚀部分第二多晶娃薄膜和第二介质薄膜，在电容区的第一多晶娃层表面、以及逻辑区的半导体衬底表面形成第二介质层、以及第二介质层表面的第二多晶硅层；在电容区的第一多晶娃层和第二多晶娃层表面分别形成导电插塞。可选地，所述电容区的半导体衬底内具有浅沟槽隔离结构，所述浅沟槽隔离结构的表面与半导体衬底表面齐平。可选地，所述电容区的第一多晶硅层和第二多晶硅层形成于所述浅沟槽隔离结构表面。可选地，所述电容区的第一多晶硅层和第二多晶硅层形成于相邻浅沟槽隔离结构所隔离的半导体衬底表面。可选地，所述相邻浅沟槽隔离结构所隔离的半导体衬底经过阱区掺杂。可选地，所述闪存栅极结构包括第一绝缘层、第一绝缘层表面的浮栅层、浮栅层表面的第二绝缘层、以及第二绝缘层表面的控制栅层。可选地，形成于所述闪存栅极结构表面的第一多晶硅层用于作为字线层。可选地，电容区的第二多晶硅层和第二介质层覆盖部分第一多晶硅层的表面，以及所述第一多晶硅层和第一介质层一侧的侧壁。可选地，所述第一介质层和第二介质层的材料为氧化硅和氮化硅中的一种或两种组合。可选地，所述导电插塞的材料为铜、钨或铝。可选地，在形成第一多晶硅层之后，形成第二介质薄膜之前，对逻辑区的半导体衬底进行阱区掺杂。`与现有技术相比，本专利技术的技术方案具有以下优点存储区的半导体衬底表面形成有闪存栅极结构，在所述闪存栅极结构表面和电容区的分别形成第一介质层、和所述第一介质层表面的第一多晶硅层，其中，所述闪存栅极结构表面的第一多晶硅层作为字线层；之后，在逻辑区的半导体衬底表面、以及电容区的第一多晶硅层表面分别形成第二介质层、以及所述第二介质层表面的第二多晶硅层，其中，所述逻辑区的第二介质层和第二多晶硅层作为晶体管的栅极结构；因此，电容区所形成的电容利用已有的晶体管以及闪存单元器件的工艺步骤形成，无需额外增加沉积或刻蚀等工艺步骤，从而能够节省工艺成本，节约工艺时间，提高生产效率。进一步的，当电容区的半导体衬底内具有浅沟槽隔离结构，且所述电容区的第一多晶硅层和第二多晶硅层形成于所述浅沟槽隔离结构表面，则所形成的电容器为PIP电容；此外，当电容区的电容区的第一多晶硅层和第二多晶硅层形成于半导体衬底表面，则所形成的电容器为PPS电容。附图说明图1是现有的PIP电容的剖面结构示意图；图2是现有的PPS电容的剖面结构示意图；图3和图4是现有技术形成电容器和逻辑晶体管的过程的剖面结构示意图；图5至图10是本专利技术的第一实施例所述的半导体器件的形成过程中的剖面结构示意图；图11至图12是本专利技术的第二实施例所述的半导体器件的形成过程中的剖面结构示意图。具体实施例方式如
技术介绍
所述，现有工艺在闪存存储器电路中形成的PIP电容或PPS电容时，会使工艺步骤增加，从而提高工艺成本。现有的闪存存储器电路中包括闪存单元器件、逻辑器件和电容器，其中，所述电容器在形成逻辑器件的同时被形成，以此简化工艺步骤；具体地，请参考图3和图4，为现有技术形成电容器和逻辑晶体管的过程的剖面结构示意图。请参考图3，提供半导体衬底100，所述半导体衬底100具有电容区101和逻辑区102，在所述半导体衬底100表面形成介质薄膜103和所述介质薄膜103表面的多晶硅薄膜104。请参考图4，刻蚀部分所述介质薄膜103和多晶硅薄膜104，分别在所述电容区101和逻辑区102的半导体衬底100表面形成电容结构110和栅极结构120，所述电容结构110包括介质层103a和多晶硅层104a，所述栅极结构120包括介质层103b和多晶硅层104b ο然而，经过本专利技术的专利技术人研究发现，如图4所示的电容区101所形成的电容结构110仅为MOS电容器，而所述MOS电容器相较于PIP电容或PPS电容，其单位面积的电容值较低，且工作电压较低，不利于闪存存储器电路性能的提高。因此，若需要在闪存存储器电路中集成PIP电容或PPS电容，需要在图4的基础上，额外在所述电容结构110的表面继续形成第二介质层、以及所述第二介质层表面的第二多晶硅层；从而增加了工艺步骤，提高了工艺成本。经过本专利技术的专利技术人进一步研究，在存储区的半导体衬底表面形成闪存栅极结构之后，且所述闪 存栅极结构包括浮栅和控制栅，在所述闪存栅极结构表面和电容区分别形成第一介质层、和所述第一介质层表面的第一多晶硅层，其中，所述闪存栅极结构表面的第一多晶硅层作为字线层；之后，在逻辑区的半导体衬底表面、以及电容区的第一多晶硅层表面分别形成第二介质层、以及所述第二介质层表面的第二多晶硅层，其中，所述逻辑区的第二介质层和第二多晶硅层作为晶体管的栅极结构；从而，电容区的表面形成PIP电容或PPS电容，而且所形成的PIP电容或PPS电容在晶体管以及闪存存储器的工艺步骤中形成，无需额外增加沉积和刻蚀工艺，能够节省工艺成本，节约工艺时间，提高产出效率。为本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底具有存储区、逻辑区和电容区，所述存储区的半导体衬底表面具有闪存栅极结构；在存储区、逻辑区和电容区形成覆盖半导体衬底和闪存栅极结构表面的第一介质薄膜、以及所述第一介质薄膜表面的第一多晶硅薄膜；刻蚀部分第一多晶硅薄膜和第一介质薄膜，在所述闪存栅极结构表面和电容区表面形成第一介质层、以及所述第一介质层表面的第一多晶硅层；在形成第一多晶硅层之后，在存储区、逻辑区和电容区形成覆盖所述半导体衬底、闪存栅极结构和第一多晶硅层表面的第二介质薄膜、以及第二介质薄膜表面的第二多晶硅表面；刻蚀部分第二多晶硅薄膜和第二介质薄膜，在电容区的第一多晶硅层表面、以及逻辑区的半导体衬底表面形成第二介质层、以及第二介质层表面的第二多晶硅层；在电容区的第一多晶硅层和第二多晶硅层表面分别形成导电插塞。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括 提供半导体衬底，所述半导体衬底具有存储区、逻辑区和电容区，所述存储区的半导体衬底表面具有闪存栅极结构； 在存储区、逻辑区和电容区形成覆盖半导体衬底和闪存栅极结构表面的第一介质薄膜、以及所述第一介质薄膜表面的第一多晶硅薄膜； 刻蚀部分第一多晶硅薄膜和第一介质薄膜，在所述闪存栅极结构表面和电容区表面形成第一介质层、以及所述第一介质层表面的第一多晶娃层； 在形成第一多晶硅层之后，在存储区、逻辑区和电容区形成覆盖所述半导体衬底、闪存栅极结构和第一多晶娃层表面的第二介质薄膜、以及第ニ介质薄膜表面的第二多晶娃表面； 刻蚀部分第二多晶硅薄膜和第二介质薄膜，在电容区的第一多晶硅层表面、以及逻辑区的半导体衬底表面形成第二介质层、以及第ニ介质层表面的第二多晶硅层； 在电容区的第一多晶娃层和第二多晶娃层表面分别形成导电插塞。2.如权利要求1所述半导体器件的形成方法，其特征在于，所述电容区的半导体衬底内具有浅沟槽隔离结构，所述浅沟槽隔离结构的表面与半导体衬底表面齐平。3.如权利要求2所述半导体器件的形成方法，其特征在于，所述电容区的第一多晶硅层和第二多晶硅层形成于所述浅沟槽隔离结构表...

【专利技术属性】
技术研发人员：王哲献，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：