【技术实现步骤摘要】
非平面化半导体结构及其工艺
本专利技术涉及一种半导体结构及其工艺,特别是涉及一种于绝缘结构与外延层的接触面上形成含氮层的半导体结构及其工艺。
技术介绍
随着半导体元件尺寸的缩小,维持小尺寸半导体元件的效能是目前业界的主要目标。为了提高半导体元件的效能,目前已逐渐发展出各种鳍状场效晶体管元件(Fin-shapedfieldeffecttransistor,FinFET)。鳍状场效晶体管元件包括以下几项优点。首先,鳍状场效晶体管元件的工艺能与传统的逻辑元件工艺整合,因此具有相当的工艺相容性;其次,由于鳍状结构的立体形状增加了栅极与基底的接触面积,因此可增加栅极对于沟道区域电荷的控制,从而降低小尺寸元件带来的漏极引发的能带降低(DrainInducedBarrierLowering,DIBL)效应以及短沟道效应(shortchanneleffect);此外,由于同样长度的栅极具有更大的沟道宽度,因此亦可增加源极与漏极间的电流量。已知鳍状场效晶体管元件仍有发展空间。例如,一般鳍状场效晶体管元件中的外延层包覆作为源/漏极区的鳍状结构,以增加源/漏极区的总体积,其中外延层在选 ...
【技术保护点】
一种非平面化半导体结构,包括:基底;至少二鳍状结构,位于该基底上;至少一绝缘结构,位于该多个鳍状结构之间,且该绝缘结构具有含氮层;以及多个外延层,分别覆盖部分该多个鳍状结构,并位于该含氮层上。
【技术特征摘要】
1.一种非平面化半导体结构,包括:基底;多个鳍状结构,位于该基底上;至少一绝缘结构,位于该多个鳍状结构之间,且该绝缘结构具有一含氮层,其中该含氮层仅位于该绝缘结构的一顶面;以及多个外延层,分别覆盖部分该多个鳍状结构,并位于该含氮层上。2.如权利要求1所述的非平面化半导体结构,其中该基底包括硅基底或绝缘体上硅基底。3.如权利要求1所述的非平面化半导体结构,还包括栅极结构,覆盖该多个外延层之间的鳍状结构。4.如权利要求3所述的非平面化半导体结构,其中该栅极结构还包括:栅极介电层,覆盖该多个鳍状结构;栅极电极,覆盖该栅极介电层;盖层,覆盖该栅极电极;以及间隙壁,位于该栅极介电层、该栅极电极及该盖层侧边。5.如权利要求1所述的非平面化半导体结构,其中该含氮层包括氮化硅层或氮氧化硅层。6.如权利要求1所述的非平面化半导体结构,其中该含氮层亦位于该多个鳍状结构及该多个外延层之间。7.一种半导体工艺,包括:提供基底;形成多个鳍状结构于该基底上;形成氧化层于该多个鳍状结构之间;形成含氮层,在该氧化层的顶面;以及进行外延工艺,以形成多个外延层覆盖部分该多个鳍状结构。8.如权利要求7所述的半导体工艺,其中该基底包括硅基底或绝缘体上硅基底。9.如权利要求8所述的半导体工艺,其中形成该多个鳍状结构于该硅基底上的步骤,包括:形成掩模层于该硅基底上;图案化该掩模层并利用图案化的该掩模层蚀刻该基底,以形成该多个鳍状结构。10.如权利要求9...
【专利技术属性】
技术研发人员:蔡世鸿,林建廷,简金城,林进富,刘志建,蔡腾群,吴俊元,
申请(专利权)人:联华电子股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。