具有槽型结构的应变NMOSFET及其制作方法技术

本发明专利技术涉及半导体技术。本发明专利技术解决了现有应变NMOSFET采用DSL技术提升性能时相关工艺复杂的问题，提供了一种具有槽型结构的应变NMOSFET及其制作方法，其技术方案可概括为：具有槽型结构的应变NMOSFET，包括源极、漏极、源区、漏区、栅氧化层、栅极、两个轻掺杂漏区、两个侧墙及半导体衬底，其特征在于，还包括分别设置在源区与漏区外延的两个槽型结构，所述槽型结构、源区、漏区、栅极及侧墙的上表面覆盖有一层压应变刻蚀阻挡层。本发明专利技术的有益效果是，制作工艺得到了简化，适用于应变NMOSFET。

【技术实现步骤摘要】

本专利技术涉及半导体技术，特别涉及应变N沟道金属氧化物半导体场效应晶体管 (NM0SFET)O
技术介绍
自Gordon Moore于1965年提出摩尔定律以来，通过等比例缩小来提高硅基MOS (场效应管)器件性能的方法受到越来越多物理、工艺的限制，应变硅(Strained Silicon, SSi )技术通过“调节”硅能带来提升载流子迁移率，从而提升器件的输出电流，进而提高电路的工作速度而备受关注，并已获得广泛的应用。现有的应变NM0SFET器件剖视图如图I所示，包括源极、漏极、源区9、漏区10、栅氧化层6、栅极7、两个LDD区(轻掺杂漏区)12、两个浅槽隔离区13、两个侧墙8、张应变刻蚀阻挡层11及半导体衬底I，所述源区9与一个LDD区12并列设置在半导体衬底I上表面靠近源极位置，漏区10与另一个LDD区12并列设置在半导体衬底I上表面靠近漏极位置，两个LDD区12之间的半导体衬底I上表面设置有栅氧化层6，栅极7设置在栅氧化层6上方， 栅极7靠近源极和漏极的两侧各设置有一个侧墙8，侧墙8下表面与LDD区12上表面相接触，两个浅槽隔离区13分别设置在源区9与漏区10的外延，两个浅槽隔离区13中填充有二氧化硅，其上表面与源区9及漏区10的上表面齐平，整个器件的上表面淀积有一层张应变刻蚀阻挡层14，浅槽隔离区13的上表面到下表面的垂直距离一般为300nm以内。目前DSL (双应力线)技术在应变CMOS中得到广泛应用。DSL技术能够同时提升 CMOS (互补金属氧化物半导体)工艺下的NM0SFET (N沟道金属氧化物半导体场效应晶体管)和PM0SFET (P沟道金属氧化物半导体场效应晶体管)的性能，其通过淀积张应变SiN薄膜于NMOS表面以在沟道引入张应力，并同时淀积压应变薄膜于PMOS表面以在沟道引入压应力，进而改善沟道载流子迁移率。但在同一硅片上同时淀积具有张应力和压应力的CESL (刻蚀阻挡层)，相关的工艺是很复杂的，这限制了 DSL技术的应用。现有的DSL技术剖视图如图2所示，该技术是利用CESL作为应力源同时制作应变NM0SFET和应变PM0SFET。张应变的CESL14覆盖NM0SFET，压应变的CESLll覆盖PM0SFET，同时提升NM0SFET和PM0SFET 的性能。
技术实现思路
本专利技术的目的是克服目前应变NM0SFET采用DSL技术提升性能时相关工艺复杂的缺点，提供一种具有槽型结构的应变NM0SFET及其制作方法。本专利技术解决其技术问题，采用的技术方案是，具有槽型结构的应变NM0SFET，包括源极、漏极、源区、漏区、栅氧化层、栅极、两个轻掺杂漏区、两个侧墙及半导体衬底，其特征在于，还包括分别设置在源区与漏区外延的两个槽型结构，所述槽型结构、源区、漏区、栅极及侧墙的上表面覆盖有一层压应变刻蚀阻挡层。具体的，所述槽型结构的上表面到下表面的垂直距离至少为0. 4μ m。进ー步的，所述槽型结构为矩形。具体的，所述槽型结构为梯形或阶梯形，所述梯形或阶梯形的长边位于槽型结构的上表面。再进ー步的，所述压应变刻蚀阻挡层的厚度为IOnm到600nm之间。具有槽型结构的应变NM0SFET的制作方法，其特征在于，包括以下步骤步骤I、对半导体衬底进行P型掺杂；步骤2、在半导体衬底上淀积ー层氧化层； 步骤3、在氧化层上方淀积氮化物；步骤4、在氮化物上方涂ー层光刻胶，所述光刻胶的刻印图形涂于氮化物上方除预留的槽型结构外的地方；步骤5、刻蚀掉没有光刻胶保护区域的氮化物、氧化层及半导体衬底从而形成槽型结构，并抛光去除光刻胶、氮化物和氧化层；步骤6、离子注入确定两个有源区，两个有源区包括以后的源区、漏区及两个轻掺杂漏区的位置；步骤7、在两个有源区之间的半导体衬底上生长栅氧化层，并在其上淀积栅材料，刻蚀形成栅电极，再形成侧墙；步骤8、利用栅自对准エ艺对有源区进行两次N型离子注入，分别形成两个轻掺杂漏区、源区及漏区；步骤9、在整个器件及槽型结构上淀积ー层本征压应变刻蚀阻挡层。具体的，步骤5中，所述刻蚀的深度为从半导体衬底上表面起向半导体衬底下方延伸至少O. 4 μ m。进ー步的,步骤2中，所述氧化层的厚度为15nm。具体的，步骤9中，所述本征压应变刻蚀阻挡层的厚度为IOnm到600nm之间。本专利技术的有益效果是，通过上述具有槽型结构的应变NM0SFET，利用淀积在整个NM0SFET上表面的压应变CESL和槽型结构能够使压应变CESL在NM0SFET沟道区域引入张应力，提升应变NM0SFET的性能，且根据上述具有槽型结构的应变NM0SFET的制作方法可以看出，该方法采用具有单ー应变性质的CESL来增强NM0SFET的性能，制作エ艺得到了简化。附图说明图I为现有的应变NM0SFET器件剖视图；图2为现有的DSL技术剖视图；图3为本实施例中在半导体衬底上淀积氧化层的剖视图；图4为本实施例中在氧化层的上方淀积氮化物的剖视图；图5为本实施例中在氮化物上涂光刻胶的剖视图；图6为本实施例中刻蚀槽型结构的剖视图；图7为本实施例中抛光去除光刻胶、氮化物和氧化层后的剖视图；图8为本实施例的具有槽型结构的应变NM0SFET中槽型结构为矩形时的剖视图；图9为本实施例的具有槽型结构的应变NM0SFET中槽型结构为梯形时的剖视图；图10为本实施例的具有槽型结构的应变NM0SFET中槽型结构为阶梯形时的剖视图；图11为具有槽型结构的应变NM0SFET与传统应变NM0SFET的沟道应力分布线示意图；其中，I为半导体衬底，2为氧化层,3为氮化物,4为光刻胶,5为槽型结构,6为栅氧化层，7为栅扱，8为侧墙，9为源区，10为漏区，11为压应变刻蚀阻挡层，12为轻掺杂漏区，13为浅槽隔离区，14为张应变刻蚀阻挡层，A曲线指具有槽型结构的应变NM0SFET的沟道应カ分布线，B曲线指传统应变NM0SFET的沟道应力分布线，C为MOS器件的沟道区。具体实施例方式下面结合附图及实施例，详细描述本专利技术的技术方案。本专利技术所述的具有槽型结构的应变NM0SFET，包括源极、漏极、源区9、漏区10、栅 氧化层6、栅极7、两个轻掺杂漏区12、两个侧墙8、半导体衬底I、两个槽型结构5及压应变刻蚀阻挡层11，其中，两个槽型结构5分别设置在源区9与漏区10外延，压应变刻蚀阻挡层11覆盖在槽型结构5、源区9、漏区10、栅极7及侧墙8的上表面。本专利技术所述的具有槽型结构的应变NM0SFET的制作方法为首先对半导体衬底I进行P型掺杂，然后在半导体衬底I上淀积ー层氧化层2，再在氧化层2上方淀积氮化物3，再在氮化物3上方涂ー层光刻胶4，所述光刻胶4的刻印图形涂于氮化物3上方除预留的槽型结构5外的地方，然后刻蚀掉没有光刻胶4保护区域的氮化物3、氧化层2及半导体衬底I从而形成槽型结构5，并抛光去除光刻胶4、氮化物3和氧化层2，然后再经过离子注入确定两个有源区，两个有源区包括以后的源区9、漏区10及两个轻掺杂漏区12的位置，再在两个有源区之间的半导体衬底I上生长栅氧化层6，并在其上淀积栅材料，刻蚀形成栅电极7，再形成侧墙8，再利用栅自对准エ艺对有源区进行两次N型离子注入，分别形成两个轻掺杂漏区12、源区9及漏区10，最后在整个器件及槽型结构5上淀积ー层本征压应变刻蚀阻挡层11。实施例本例中，槽型结本文档来自技高网...

【技术保护点】
具有槽型结构的应变NMOSFET，包括源极、漏极、源区、漏区、栅氧化层、栅极、两个轻掺杂漏区、两个侧墙及半导体衬底，其特征在于，还包括分别设置在源区与漏区外延的两个槽型结构，所述槽型结构、源区、漏区、栅极及侧墙的上表面覆盖有一层压应变刻蚀阻挡层。

【技术特征摘要】

【专利技术属性】
技术研发人员：罗谦，刘斌，曾庆平，严慧，甘程，王向展，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：