横向双扩散金属氧化物半导体场效应晶体管制造技术

提出了一种具有凹陷的源电极接触的横向DMOS及形成横向DMOS的方法。根据本实用新型专利技术实施例的横向DMOS包括凹陷的源电极接触，其中该凹陷的源电极接触包括凹陷部分，所述凹陷部分纵向延伸穿过横向DMOS的源区并与其体区接触，并且所述凹陷部分与所述源区和所述体区电气耦接。根据本实用新型专利技术实施例的横向DMOS不仅具有较小的尺寸而且生产成本相对低。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术的实施例涉及半导体器件，尤其涉及横向双扩散金属氧化物半导体场效应晶体管。技术背景横向双扩散金属氧化物半导体场效应晶体管(LDMOS)广泛应用于各种集成电源管理电路中。通常，LDMOS在这些电源管理电路中作为功率晶体管不断地响应于控制信号而进行导通和关断的切換以实现功率转换。图IA示出了ー种LDMOS 100的纵向剖面示意图。如图IA所示，该LDMOS 100可以形成于P型半导体衬底101上。该LDMOS 100可以包括形成于半导体衬底101上中的N型漂移区102，形成于该N型漂移区102中的P型体区103，形成于该P型体区103中的源区104，形成于N型漂移区102中的漏区105，形成于源区104和漏区105之间的那部分N型漂移区之上的栅区106，以及分别与源区104、漏区105和栅区106分别耦接的源电极接触109、漏电极接触110和栅电极接触(图IA中未示出)。源区104可以包括重掺杂的N型区(图IA中用N+区表示)，漏区105也可以包括重掺杂的N型区(图IA中用N+区表示)。栅区106可以包括多晶硅层106a以及包裹多晶硅层106a的隔离层106b。栅区106可以覆盖源区104和体区103的一部分，还可以覆盖漏区105的一部分。通常，LDMOS 100还可以进ー步包括重掺杂的P型区107 (图IA中示意为P+区)和/或掺杂浓度低于P+区107的另ー P型区108(图IA中示意为DP区)，其中，P+区107可以形成于所述源区104中，DP区 108可以形成于P+区107的下方。所述P+区107和DP区 108的作用是作为体接触区耦接P型体区103与源电极接触109，以减小源区104下方的从源电极接触109到接近栅区106的源区104—端的体区103的电阻。这样，分别以N型漂移区102、P型体区103和源区104为集电极、基极和发射极形成的寄生NPN双极型晶体管的基区电阻减小，使得LDMOS 100不易被击穿，从而其稳固性增强。形成LDMOS 100的方法及エ艺步骤对本领域的技术人员来说是公知的，因而在此不作赘述。图IB示出了 LDMOS 100的部分纵向截面示意图以凸显源区开孔112。源区开孔112在栅区106形成之后而形成，将体区103的一部分露出，以便接下来在露出的那部分体区103中形成源区104、P+区107和/或DP区108。如图IB所示出的源区开孔112由相邻的两个LDMOS 100的栅区106限定，并且由该相邻的两个LDMOS 100共用。源区开孔112的尺寸大小应该适当以便源区104、P+区107和/或DP区108以及源电极接触109可以很好地通过源区开孔112形成。由图IB的示意可见，源区开孔112具有横向宽度Ls，并且Ls可以通过式Ls=LCT+2LCT_gate表示，其中Lct表示由相邻的两个LDMOS 100共用的源电极接触109的横向宽度，LCT_gate表示由源电极接触的一侧边缘Ect到栅区106的一侧边缘Egate之间的横向距离。一般来说，源电极接触应该覆盖P+区107以及N+源区104的一部分。也就是说，源电极接触的宽度Lct必须足够大以便其能够同时覆盖P+区107以及N+源区104的一部分。其中，P+区107的宽度取决于形成N+源区104时所需光刻胶层的宽度，该光刻胶层用于在形成N+源区104的离子注入过程中将体区103的一部分覆盖住，该被覆盖的体区部分用于形成P+区107。然而，所述的形成N+源区104时所需光刻胶层的宽度不能小于制造エ艺所允许的光刻胶最小宽度，否则该光刻胶层可能会变形甚至侧翻。这就意味着P+区107所能达到的最小宽度受制造エ艺所允许的光刻胶最小宽度限制，从而导致源电极接触109的宽度Lct不可能做到很小。另外，LCT_gate也应该足够大以避免源电极接触109和栅区106中的多晶硅层106A之间发生意外短接。LCT_gate可以用式LCT-gato=LCT-DP+LDP_gato表示，其中，Lct_dp表示源电极接触109的一侧边缘Ect到DP区108的一侧边缘Edp之间的横向距离，LDP_gate则表示DP区108的一侧边缘Edp到栅区106的一侧边缘Egate之间的横向距离。距离LDP_gate不能太小，因为DP区108的一侧边缘Edp到栅区106的一侧边缘Egate之间的最小距离必须保证DP区108不会对横向DMOS 100的沟道阈值造成影响。这也是导致LCT_gate不能做到很小的原因之一。再者，在形成源区104、P+区107和/或DP区108以及源电极接触109的过程中，至少需要采用4层光刻胶层和掩模层，例如第一光刻胶层和第一掩模层用于形成DP区108 ;第二光刻胶层和第二掩模层用于形成N+源区104 ;第三光刻胶层和第三掩模层用于形成P+区107 ;以及第四光刻胶层和第四掩模层用于形成源电极接触109。前述的距离Lct和LCT_gate直接或间接由所述的第一、第二、第三及第四光刻胶层和掩模层決定。然而对于每ー层光刻胶层和掩模层还需考虑其对准的不精确性并为之预留出一定的距离。因此，对于传统的横向DMOS 100，源区开孔112的横向宽度Ls相对较大，从而导致横向DMOS 100的尺寸较大。另外，如前所述，形成源区104、P+区107和/或DP区108以及源电极接触109的过程中，至少需要采用4层光刻胶层和掩模层，源区开孔112的横向宽 度Ls由这些光刻胶层和掩模层确定，而且还要考虑每一层光刻胶层和掩模层对准的不精确性。因而，传统的横向DMOS 100的制造不仅复杂而且成本较高。
技术实现思路
针对现有技术中的一个或多个问题，本技术的实施例提供一种高压晶体管器件及其制造方法。在本技术的ー个方面，提出了一种半导体器件，包括半导体层，具有第一导电类型；体区，位于所述半导体层中，具有与该第一导电类型相反的第二导电类型，并且具有第一掺杂浓度；源区，具有所述的第一导电类型，该源区形成于所述体区中；漏区，具有所述的第一导电类型，该漏区形成于所述半导体层中，与所述源区相分离；栅区，位于所述半导体层的位于所述源区和所述漏区之间的部分上；以及凹陷的源电极接触，包括凹陷部分，所述凹陷部分纵向延伸穿过所述源区并与所述体区接触，并且所述凹陷部分与所述源区和所述体区电气耦接。根据本技术实施例的半导体器件，可以进一歩包括第一体接触区，位于所述凹陷的源电极接触下方并与所述凹陷的源电极接触相接触，该第一体接触区具有所述的第一导电类型并且具有第二掺杂浓度，其中所述的第二掺杂浓度高于所述的第一掺杂浓度。根据本技术的实施例的半导体器件，可以进一歩包括第二体接触区，包络所述第一体接触区并与所述第一体接触区相接触，该第二体接触区具有所述的第一导电类型并且具有第三掺杂浓度，其中所述第三掺杂浓度高于所述第一掺杂浓度并且低于所述第二掺杂浓度。根据本技术的实施例的半导体器件，可以进一歩包括第一硅化物层，形成于所述凹陷的源电极接触的所述凹陷部分的底面和侧壁上。根据本技术实施例的半导体器件，可以进一歩包括具有所述第一导电类型的第一轻掺杂层，形成于所述体区中，与所述源区相邻并接触，并且该第一轻掺杂层延伸至所述栅区下。 根据本技术实施例的本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体层，具有第一导电类型；体区，位于所述半导体层中，具有与该第一导电类型相反的第二导电类型，并且具有第一掺杂浓度；源区，具有所述的第一导电类型，该源区形成于所述体区中；漏区，具有所述的第一导电类型，该漏区形成于所述半导体层中，与所述源区相分离；栅区，位于所述半导体层的位于所述源区和所述漏区之间的部分上；以及凹陷的源电极接触，包括凹陷部分，所述凹陷部分纵向延伸穿过所述源区并与所述体区接触，并且所述凹陷部分与所述源区和所述体区电气耦接。

【技术特征摘要】
2011.08.18 US 13/213,0111.一种半导体器件，包括 半导体层，具有第一导电类型； 体区，位于所述半导体层中，具有与该第一导电类型相反的第二导电类型，并且具有第一惨杂浓度； 源区，具有所述的第一导电类型，该源区形成于所述体区中； 漏区，具有所述的第一导电类型，该漏区形成于所述半导体层中，与所述源区相分离； 栅区，位于所述半导体层的位于所述源区和所述漏区之间的部分上；以及 凹陷的源电极接触，包括凹陷部分，所述凹陷部分纵向延伸穿过所述源区并与所述体区接触，并且所述凹陷部分与所述源区和所述体区电气耦接。2.如权利要求I所述的半导体器件，其特征在于进一歩包括 第一体接触区，位于所述凹陷的源电极接触下方并与所述凹陷的源电极接触相接触，该第一体接触区具有所述的第一导电类型并且具有第二掺杂浓度，其中所述的第二掺杂浓度高于所述的第一掺杂浓度。3.如权利要求2所述的半导体器件，其特征在于进一歩包括 第二体接触区，包络所述第一体接触区并与所述第一体接触区相接触，该第二体接触区具有所述的第一导电类型并且具有第三掺杂浓度，其中所述第三掺杂浓度高于所述...

【专利技术属性】
技术研发人员：唐纳徳R迪斯尼，
申请(专利权)人：成都芯源系统有限公司，
类型：实用新型
国别省市：