2．5D/3D集成电路系统的ESD保护技术方案

本发明专利技术涉及一种集成电路结构，包括设置在中介层上的第一集成电路器件和第二集成电路器件。每个集成电路器件中都具有与内部ESD总线连接的静电放电(ESD)保护电路。第一和第二集成电路器件通过中介层相互通信。为了向集成电路器件提供交叉器件的ESD保护，该中介层包括与第一和第二集成电路器件的ESD总线电连接的ESD总线。本发明专利技术还提供了一种2.5D/3D集成电路系统的ESD保护。

【技术实现步骤摘要】

本专利技术涉及的是集成电路结构的ESD保护方案，并且更具体地涉及的是2. 5D/3D 集成电路结构的ESD保护方案。
技术介绍
集成电路(“1C”)被集成到许多电子器件中。IC封装的发展使得可以将多个IC 垂直地叠加在所谓的三维(“3D”)封装件中，从而节省了印刷电路板(“PCB”)上的水平面积。为将一个或多个管芯与PCB相连接，被称为2. 封装件的可选的封装技术可以使用中介层，该中介层可以由半导体材料(诸如，硅)形成。中介层是一种经常被用来为互连布线或被用作为不同IC芯片的接地面/电源面的中间层。在中介层上装配了可以属于同类技术或不同类技术的多个IC芯片。在中介层中通过导电图案为多个IC之间的连接布线。 在现今的2. 5D/3D应用中的ESD保护仍局限于没有任何芯片对芯片ESD放电路径的内部芯片ESD保护。
技术实现思路
根据本专利技术的一个方面，提供了一种集成电路结构，包括第一集成电路器件和第二集成电路器件，设置在中介层上，每个集成电路器件中都具有与内部ESD总线相连接的静电放电(ESD)保护电路，所述中介层包括与所述第一集成电路器件和所述第二集成电路器件的所述ESD总线电连接的E本文档来自技高网...

【技术保护点】
一种集成电路结构，包括：第一集成电路器件和第二集成电路器件，设置在中介层上，每个集成电路器件中都具有与内部ESD总线相连接的静电放电(ESD)保护电路，所述中介层包括与所述第一集成电路器件和所述第二集成电路器件的所述ESD总线电连接的ESD总线，用于向所述集成电路器件提供交叉器件ESD保护。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：陈佳惠，曾瑞村，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：