显示装置、阵列基板及其制备方法制造方法及图纸

本发明专利技术涉及显示技术领域，特别是涉及一种显示装置、阵列基板及其制备方法。该阵列基板包括像素区域和周边布线区域，周边布线区域设有ESD组件和短路条，ESD组件包括多个TFT，TFT的源电极和漏电极设置在短路条上。本发明专利技术提供一种显示装置、阵列基板及制备方法，通过将ESD中TFT的源电极和漏电极设置在短路条上，可有效减少基板显示区域两侧ESD器件所占用的水平距离，同时使得整体外围电路的位置像显示区域偏移，可有效降低显示区与玻璃边缘之间的距离，较好地实现显示产品的窄边框性能，提高产品的市场竞争力。

【技术实现步骤摘要】

本专利技术涉及显示
，特别是涉及一种。
技术介绍
近几年来，随着TFT-LCD (Thin Film Transistor Liquid Crystal Display 薄膜晶体管液晶显示器)液晶显示器技术的不断发展和完善，窄边框的显示性能越来越受到用户的广泛追捧。在TFT-IXD制作工艺中，静电的防护是整个工艺管控的关键。为了避免静电对产品质量的影响，现有技术中通常利用二极管反接组成的ESD (Electro-Static discharge, 静电释放)组件对静电起到较好的防护作用。但由于设置的防静电ESD组件需要占用基板上显示区域的空间，这样，基板上的显示区域需要为ESD留有一定的区域，导致组装后的产品边框较宽，无法较好地实现窄边框的产品性能，对显示产品实现窄边框性能造成一定阻碍。
技术实现思路
(一)要解决的技术问题本专利技术要解决的技术问题是提供一种，以克服现有的阵列基板采用ESD组件释放静电，占用了一定显示区域空间，导致显示产品无法较好地实现窄边框性能的缺陷。(二)技术方案为了解决上述技术问题，本专利技术一方面提供一种阵列基板，包括像素区域和周边布线区域，所述周边布线区域设有ESD组件和短路条，所述ESD组件包括多个TFT，所述TFT的源电极和漏电极设置在所述短路条上。优选地，所述ESD组件包括两个TFT，所述第一 TFT和所述第二 TFT的漏电极相对设置。优选地，所述像素区域的栅线延伸至所述周边布线区域，所述栅线的延伸部分与所述短路条交叉设置。 优选地，所述两个TFT的栅极与所述像素区域的栅线同层设置，所述第一 TFT的栅极与所述栅线一体成型。具体地，所述第一 TFT的栅极与所述第一 TFT的源电极电连接，所述第二 TFT的栅极与所述第二 TFT的源极电连接。本专利技术还提供一种显示装置，包括上述的阵列基板。本专利技术还提供一种如上所述的阵列基板的制备方法，所述阵列基板包括像素区域和周边布线区域，所述周边布线区域包括ESD组件，所述ESD组件包括多个TFT，所述制备方法包括以下步骤步骤SI :在周边布线区域形成所述TFT的栅极；步骤S2 :在周边布线区域形成短路条和ESD组件中TFT的源电极和漏电极，所述TFT的源电极与漏电极形成在所述短路条上；步骤S3 :在周边布线区域形成过孔，所述TFT的栅极与所述源极通过过孔连接，所述像素区域的栅线延伸至所述周边布线区域，且与所述TFT的源极通过过孔连接。优选地，所述阵列基板还包括像素区域，所述TFT的栅极与所述像素区域的栅线采用一次构图工艺形成。优选地，所述阵列基板还包括像素区域，所述短路条、所述TFT的源电极和漏电极与所述像素区域的数据线采用一次构图工艺形成。优选地，所述阵列基板还包括像素区域，所述周边布线区域的过孔与所述像素区域的过孔采用一次构图工艺形成。 (三)有益效果本专利技术技术方案具有如下优点本专利技术提供一种，通过将ESD中TFT的源电极和漏电极设置在短路条上，可有效减少基板显示区域两侧ESD器件所占用的水平距离，同时使得整体外围电路的位置像显示区域偏移，可有效降低显示区与玻璃边缘之间的距离，较好地实现显示产品的窄边框性能，提高产品的市场竞争力。附图说明图I为本专利技术实施例阵列基板中其中一侧静电释放结构示意图；图2为本专利技术实施例阵列基板中另外一侧静电释放结构示意图；图3为本专利技术实施例阵列基板的制备方法流程图。图中I :栅线；2 :透明导电层；3 :漏电极；4 :源电极；5 :短路条；6 :栅极。具体实施例方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能理解为对本专利技术的限制。在本专利技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底” “内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，在本专利技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。如图1-2所示，本专利技术实施例提供一种阵列基板，包括像素区域和周边布线区域，所述周边布线区域设有ESD组件和短路条5，所述ESD组件包括多个TFT，所述TFT的源电极4和漏电极3设置在所述短路条5上。通过将ESD中TFT的源电极4和漏电极3设置在短路条5上，可有效减少基板显示区域两侧ESD器件所占用的水平距离，同时使得整体外围电路的位置向显示区域偏移，可有效降低显示区与玻璃边缘之间的距离，较好地实现显示产品的窄边框性能，提高产品的市场竞争力。具体的，该ESD组件包括两个TFT，两个TFT的漏电极3相对设置。其中，该阵列基板中像素区域的栅线I延伸至周边布线区域，且与短路条5交叉设置，该像素区域的栅线I的延长部分与TFT的源电极4电连接。具体的，该栅线I上设有过孔，该源电极4上设有过孔，通过透明导电层2将栅线I和源电极4实现连接。该透明导电层2可采用沉积ITO (Indium Tin Oxide,氧化铟锡)实现。具体的，两个TFT的栅极与所述像素区域的栅线同层设置，即可以采用同一步构图工艺形成。在制作过程中，可以将第一 TFT的栅极与像素区域的栅线I延伸至周边布线区域的部分一体形成，第二 TFT的栅极与第一 TFT的栅极相对设置，但不连接。例如，可以将栅线延伸部分设置为L型，与短路条重叠的部分为第一 TFT的栅极，与重叠部分相对设置且不连接的为第二 TFT的栅极。 当栅线I上存在大量静电时，静电可以通过透明导电层2传导到源电极4和TFT漏电极3上，TFT处于打开状态，进而将源电极4上的静电从短路条上疏散掉。该短路条5将静电疏散掉，起到较好地防护静电作用。该阵列基板上其他结构层同现有技术中的结构层相同，并且该ESD的制作方法可同其他结构层一同完成，并不会将阵列基板的制作工艺步骤复杂化。本专利技术提供的阵列基板，通过将ESD中TFT的源电极和漏电极设置在短路条上，可有效减少基板显示区域两侧ESD器件所占用的水平距离，同时使得整体外围电路的位置像显示区域偏移，可有效降低显示区与玻璃边缘之间的距离，较好地实现显示产品的窄边框性能，提高产品的市场竞争力。如图3所示，本专利技术提供一种阵列基板的制备方法，具体包括步骤SI :在周边布线区域形成所述TFT的栅极；具体的，该TFT的栅极可以与阵列基板的栅线采用同一次构图工艺形成。优选地，ESD组件包括两个TFT，在此种情况下，可以将栅线延伸部分设置为L型，延伸部分与后续形成的短路条的重叠部分为第一 TFT的栅极，与第一 TFT的栅极相对设置，且与栅线采用同步构图工艺形成，且也与短路条重叠的部分为第二 TFT的栅极。步骤S2 :在周边布线区域形成短路条和ESD组件中TFT的源电极和漏电极，所述TFT的源电极与漏电极形成在所述短路条上；具体的，短路条和ESD组件中TFT的源电极和漏电极可以与数据线采用同步构图工艺形成，该TFT的源电极和漏电极形成在短路条上，具体可以通过构图工艺在短路条上形本文档来自技高网...

【技术保护点】
一种阵列基板，包括像素区域和周边布线区域，其特征在于，所述周边布线区域设有ESD组件和短路条，所述ESD组件包括多个TFT，所述TFT的源电极和漏电极设置在所述短路条上。

【技术特征摘要】

【专利技术属性】
技术研发人员：于海峰，封宾，林鸿涛，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：