一种阵列基板、显示装置及阵列基板的制备方法制造方法及图纸

本发明专利技术公开了一种阵列基板、显示装置及阵列基板的制备方法，涉及液晶显示领域。阵列基板包括：薄膜晶体管TFT和像素区域，薄膜晶体管包括有源层、设置在有源层上的刻蚀阻挡层、设置在刻蚀阻挡层上且与有源层接触的源漏电极和设置在源漏电极上的第一绝缘层，像素区域包括像素电极，薄膜晶体管还包括三个露出源极或漏极的过孔，第一过孔和第二过孔的投影与所述有源层两侧未被刻蚀阻挡层覆盖的区域重合，所述第三过孔的投影与所述漏极的第一区域重合，所述第一区域的漏极下方未设置有源层，所述像素电极通过第二过孔和第三过孔与所述漏极相连接。所述阵列基板、显示装置及阵列基板的制备方法，减少了掩膜板使用数量，降低了生产成本。

【技术实现步骤摘要】

本专利技术涉及液晶显示
，特别涉及。
技术介绍
氧化物TFT具有电子迁移率高，特性均匀性好，工艺相对简单，可大面积化等优点，被视为下一代TFT显示技术。目前的氧化物TFT制备普遍采用的是6张掩模板(Mask)的工艺，图la f为现有氧化物TFT的制备工艺流程图，其制备流程大致为使用栅掩模板(GateMask)在衬底110上形成栅极120 ;在栅极120上形成栅绝缘层130，使用IGZO (铟镓锌氧化物，一种有源层层材料)Mask在栅绝缘层130上形成有源层140 ;使用刻蚀阻挡层(Etch stopper layer,ESL)Mask在有源层140上形成刻蚀阻挡层150 ;使用源漏(SD)Mask在刻蚀阻挡层150上形成源漏电极160 ;使用刻蚀阻挡层(PVX) Mask在源漏电极160上形成绝缘层170 ;使用ITO (铟锡氧化物，一种像素电极层材料)Mask在绝缘层170上形成像素电极180。上述制备流程中，总共需要6张mask，由于Mask数目较多，生产成本较高。另外，像素电极与源极只有一处相连，一方面，接触电阻会比较大，另一方面，一旦绝缘层过孔刻蚀出现问题，就会导致屏幕点不亮，增加产品不良的概率。
技术实现思路
(一)要解决的技术问题本专利技术要解决的技术问题是如何提供，以减少掩膜板使用数量，降低生产成本。(二)技术方案为解决上述技术问题，本专利技术提供一种阵列基板，包括薄膜晶体管TFT和像素区域，所述薄膜晶体管包括有源层、设置在有源层上的刻蚀阻挡层、设置在所述刻蚀阻挡层上且与有源层接触的源漏电极和设置在所述源漏电极上的第一绝缘层，所述像素区域包括像素电极，其特征在于，所述薄膜晶体管还包括三个露出源极或漏极的过孔，第一过孔和第二过孔的投影与所述有源层两侧未被刻蚀阻挡层覆盖的区域重合，所述第三过孔的投影与所述漏极的第一区域重合，所述第一区域的漏极下方未设置有源层，所述像素电极通过第二过孔和第三过孔与所述漏极相连接。其中，所述薄膜晶体管为底栅型薄膜晶体管，所述薄膜晶体管的栅极上覆盖有栅绝缘层，所述栅绝缘层上与所述第三过孔对应的位置形成有第四过孔。其中，所述像素电极设置于所述第一绝缘层上。其中，所述薄膜晶体管为顶栅型薄膜晶体管，所述三个过孔贯穿所述第一绝缘层。本专利技术还提供一种显示装置，其包括所述的阵列基板。本专利技术还提供一种阵列基板的制备方法，其包括以下步骤采用一次构图工艺形成有源层和刻蚀阻挡层初步图案；采用一次构图工艺形成刻蚀阻挡层；形成第一绝缘层；采用一次构图工艺在第一绝缘层上形成三个露出源极或漏极的过孔，第一过孔、第二过孔和第三过孔，第一过孔和第二过孔的投影与所述有源层两侧未被刻蚀阻挡层覆盖的区域重合，所述第三过孔的投影与所述漏极的第一区域重合，所述第一区域的漏极下方未设置有源层，像素电极通过第二过孔和第三过孔与所述漏极相连接； 所述形成三个过孔的构图工艺与所述形成刻蚀阻挡层的构图工艺采用相同图案的掩模板。其中，所述采用一次构图工艺形成有源层和刻蚀阻挡层初步图案，之前还包括在衬底上形成栅极金属层；对所述栅极金属层进行构图工艺，形成栅极；其中，所述采用一次构图工艺形成有源层和刻蚀阻挡层初步图案，进一步包括形成有源材料层和刻蚀阻挡材料层；在所述刻蚀阻挡材料层上涂布光刻胶；使用有源层掩膜板对涂布光刻胶的刻蚀阻挡材料层及所述有源材料层进行曝光、显影、刻蚀，形成有源层，以及刻蚀阻挡层的初步图案。其中，所述采用一次构图工艺形成刻蚀阻挡层，进一步包括在所述刻蚀阻挡层的初步图案上涂布光刻胶；采用掩膜工艺对涂布光刻胶的刻蚀阻挡层的初步图案进行曝光、显影、刻蚀，形成刻蚀阻挡层。其中，所述采用一次构图工艺形成刻蚀阻挡层，之后包括在所述刻蚀阻挡层的上方形成源漏金属层；在所述源漏金属层上涂布光刻胶；使用源漏掩膜板对涂布光刻胶的源漏金属层进行曝光、显影、刻蚀，形成源极和漏极。(三)有益效果本专利技术实施例所述阵列基板、显示装置其制备方法，采用一次构图工艺形成有源层和刻蚀阻挡层的初步图案，再采用一次构图工艺形成刻蚀阻挡层的最终图案，其中，形成刻蚀阻挡层的构图工艺与后=形成三个过孔的构图工艺采用相同图案的掩模板。整个工艺流程只使用5张掩膜板，减少了掩膜板使用数量，降低了生产成本。并且，所述阵列基板中，像素电极与漏极通过两个过孔进行连接，可以有效增加像素电极与漏极的接触面积，减小接触电阻，同时，有利于克服由于绝缘层过孔刻蚀出现问题，导致屏幕点不亮的问题，提高了广品的良率。附图说明图Ia f为现有氧化物TFT的制备工艺流程图；图2是本专利技术实施例I所述阵列基板的结构示意图；图3是本专利技术实施例I所述阵列基板的制备方法流程图4a g是本专利技术实施例I所述阵列基板的制备工艺流程图；图5是本专利技术实施例2所述阵列基板的结构示意图；图6a h是本专利技术实施例2所述阵列基板的制备工艺流程图；。具体实施例方式下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。以下实施例用于说明本专利技术，但不用来限制本专利技术的范围。实施例I 图2是本专利技术实施例I所述阵列基板的结构示意图，如图2所示，所述阵列基板包括薄膜晶体管TFT和像素区域。所述薄膜晶体管采用底栅结构，其包括衬底210、设置在所述衬底210上的栅极220、设置在所述栅极220上的栅绝缘层230、设置在所述栅绝缘层230上的有源层240、设置在有源层240上的刻蚀阻挡层250、设置在所述刻蚀阻挡层250上且与有源层240接触的源漏电极和设置在所述源漏电极上的第一绝缘层270，所述像素区域包括像素电极282，所述薄膜晶体管还包括三个露出漏极261或源极262的过孔，第一过孔和第二过孔的投影与所述有源层240两侧未被刻蚀阻挡层250覆盖的区域重合，第三过孔的投影与所述漏极261的第一区域重合，第一区域的漏极261下方未设置有源层240，像素电极282通过第二过孔和第三过孔与所述漏极261相连接。栅绝缘层230上与第三过孔对应的位置形成有第四过孔。所述像素电极282通过两处过孔连接所述漏极261的设计方式，可以有效增加像素电极与漏极的接触面积，减小接触电阻，同时，有利于克服由于绝缘层过孔刻蚀出现问题，导致屏幕点不亮，增加产品不良率的问题。另外，所述绝缘层270在所述漏极262上方的第一过孔，采用与所述像素电极材料相同的材料281予以填充。图3是本专利技术实施例I所述阵列基板的制备方法流程图；图4a g是本专利技术实施例I所述阵列基板的制备工艺流程图。结合图3和图4a g，可以看到，本专利技术实施例I所述阵列基板的制备方法，包括步骤SlOO :在衬底210上形成栅极220。所述步骤SlOO进一步包括在所述衬底210上形成栅极金属层；在所述栅极金属层上涂布光刻胶；使用栅极掩膜板(Gate Mask)对涂布光刻胶的栅极金属层进行曝光、显影、刻蚀，形成栅极220。S200 :采用一次构图工艺形成有源层和刻蚀阻挡层初步图案。其进一步包括形成栅绝缘层230、有源材料层240a和刻蚀阻挡材料层250a ；在所述刻蚀阻挡材料层250a上涂布光刻胶；使用有源层掩膜板对涂布光刻胶的刻蚀阻挡材料层及所述有源材料层240a进行曝光、显影、刻蚀，形成有源层240，以及刻蚀阻挡层的初步图案250b。本实施例中有源层层材料可以采用IGZ0，相应本文档来自技高网...

【技术保护点】
一种阵列基板，包括：薄膜晶体管TFT和像素区域，所述薄膜晶体管包括有源层、设置在有源层上的刻蚀阻挡层、设置在所述刻蚀阻挡层上且与有源层接触的源漏电极和设置在所述源漏电极上的第一绝缘层，所述像素区域包括像素电极，其特征在于，所述薄膜晶体管还包括三个露出源极或漏极的过孔，第一过孔和第二过孔的投影与所述有源层两侧未被刻蚀阻挡层覆盖的区域重合，所述第三过孔的投影与所述漏极的第一区域重合，所述第一区域的漏极下方未设置有源层，所述像素电极通过第二过孔和第三过孔与所述漏极相连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：高山，
申请(专利权)人：京东方科技集团股份有限公司，成都京东方光电科技有限公司，
类型：发明
国别省市：