提供具有保护环的集成电路。集成电路可以包括对外部噪声源敏感的内部电路。保护环可以包围功能电路以隔离电路免受噪声源影响。保护环可以包括第一、第二和第三区域。第一和第三区域可以包括p阱。第二区域可以包括n阱。扩散区域的条带可以形成在这三个区域中的衬底的表面。不被扩散区域占据的保护环的区域被浅沟槽隔离（STI）结构占据。虚设结构的条带可以形成在各个SIT结构上方并且可以不与扩散区域交叠。第一和第三区域中的扩散区域可以被偏置到地电压。第二区间中的扩散区域可以被偏置到正电源电压。
【技术实现步骤摘要】
【国外来华专利技术】集成电路保护环本申请要求2010年3月26日提交的美国专利申请12/748，300的优先权和利益。
技术介绍
本申请涉及集成电路，更具体地，涉及具有保护环的集成电路。集成电路包括形成在半导体衬垫上的数字电路、模拟电路和/或功能电路。电路的区域通常被保护环包围。保护环是用于阻挡不期望的信号的结构。在通常情形下，集成电路具有通过输入输出焊盘耦合到外部设备的内部电路。噪声潜在地可能从外部设备通过焊盘泄漏到内部电路上。在此情形下在内部电路周围可以布置保护环以隔离内部电路免受噪声。还可以在有噪声的电路周围形成保护环以防止噪声干扰附近电路的操作。为了确保噪声被适当地抑制，现有的保护环通常具有大的宽度。 这就会导致制造挑战。例如，在具有大宽度的保护环的集成电路中可能很难满足多晶硅密度要求。保护环通常不具有多晶硅结构，这在化学-机械抛光(CMP)操作期间会导致不平坦的表面包络。
技术实现思路
集成电路可以具有通过输入-输出电路与外部源通信的内部电路。内部电路可以包括数字电路、模拟电路和其它电路。通过输入-输出电路的来自外部源的噪声信号可以负面影响内部电路的性能。内部电路还可以产生噪声。保护环还可以用于将噪声源和敏感电路彼此隔离。例如，保护环可以形成在敏感电路周围以隔离敏感电路免受噪声，或者保护环可以被布置在带噪声的电路周围以遏制噪声。保护环可以具有形成在衬底(例如，硅衬底)中的第一阱区域、第二阱区域和第三阱区域。第一、第二和第三区间可以分别包括第一 P阱、η阱和第二 P阱。保护环的内部和外部可以被场浅沟槽隔离(STI)结构包围。为了增强可制造性，可以在保护环中形成密度屈从结构。可以例如使用虚设栅极结构的条带图案或者棋盘图案实现密度屈从结构。虚设结构可以包括形成在嵌入在阱区域内的对应的STI结构上方的多晶硅结构。多晶硅结构可以用作帮助满足多晶硅密度要求的虚设填充结构。虚设结构可以用作虚设支撑结构，其防止在化学-机械抛光(CMP)处理操作期间在保护环中出现凹陷和其它不期望的抛光瑕疵。虚设结构可以包括铪或者其它导电材料，并且可以有时被称为虚设栅极，因为可以使用用于形成集成电路上的其它地方的晶体管栅极的相同类型的结构形成虚设结构。在集成电路的操作期间，保护环的第一和第三区域可以被驱动到地电压(例如，零伏)。保护环的第二区域可以被提供正电源电压。使用这种方式偏置的保护环可以类似于共享η型结的两个反向偏置的二极管那样工作。按此方式排列的二极管可以防止噪声或者其它不期望的信号通过。从所附的附图和以下详细描述中，本专利技术的其它特征、实质和各种优点将变得更明显。附图说明图I是根据本专利技术的实施例的示例性的具有保护环的集成电路的图。图2是现有的保护环的截面图。图3是根据本专利技术实施例的示例性的保护环的截面图。图4是根据本专利技术的实施例的具有密度屈从结构的条带图案的示例性的保护环的俯视图。图5是根据本专利技术的实施例的具有密度屈从结构的棋盘图案的示例性的保护环的俯视图。 图6是根据本专利技术的实施例的具有密度屈从结构的非均匀排列的示例性的保护环的俯视图。图7、图8和图9是根据本专利技术的实施例的集成电路的截面图，例示涉及形成保护环的步骤。图10是根据本专利技术的实施例的替代操作栅极的操作晶体管的截面图。图11是根据本专利技术实施例的示例性的带有替代虚设栅极结构的保护环的一部分的截面图。图12是根据本专利技术实施例的示例性的保护环的角区域的俯视图。图13是根据本专利技术的实施例的包含一系列弯曲条带的密度屈从结构的棋盘图案的示例性的保护环的区域的俯视图。具体实施例本申请总体上涉及集成电路，更具体地，涉及具有保护环的集成电路。集成电路包括形成在诸如硅衬底这样的半导体衬底中的电路。电路可能对噪声或者泄漏电流敏感或者可能产生噪声或者泄漏电流。形成在衬底中的保护环可以用于将电路的区域彼此隔离(例如，通过阻挡噪声、泄漏电流等)。图I示出形成在衬底中的包括数字电路12、模拟电路14和其它电路的集成电路。集成电路10可以包括形成在集成电路10的两侧的诸如I/O电路18这样的输入-输出(I/O)电路。I/O电路18可以包括焊盘和其它I/O电路，允许集成电路10与外部(离片)部件通信。噪声可能通过I/O电路18从外部部件泄漏到集成电路10上。诸如保护环16这样的主保护环可以包围内部电路(例如，数字电路12、模拟电路14等)以防止该噪声影响内部电路的操作。模拟电路14可以均具有诸如保护环16’这样的专用保护环。保护环16’可以用于隔离模拟电路和数字电路从而干扰被最小化。诸如模拟电路14’这样的外围模拟电路可以位于集成电路10的角落。如果期望，则模拟电路14’可以均具有各个专用保护环16’。一般地，对噪声或者其它扰动敏感飞任意电路可以被保护环包围以保护被包围的电路免受不期望的噪声源影响。图2示出现有的保护环的截面图。保护环15包括区域22、24、和26。区域22、24、和26被浅沟槽隔离(STI)结构28隔开。保护环15在其内边缘和外边缘被“场” STI结构29包围。区域22、24和26包括分别形成在衬底中的第一 P阱、η阱和第二 P阱。P型扩散(有时称为氧化物限定区域、氧化物扩散区域、或者POD区域)区域30 (S卩，浅ρ+区域)被形成在区域22和26的表面处。N型扩散(有时称为氧化物限定区域、扩散区域、或者NOD区域)区域32 (即，浅η+区域)被形成在区域24的表面处。金属接触(CO) 34电气连接到区域30和32。现有的保护环15不包括虚设多晶硅或者任何其它密度屈从结构来在化学-机械平坦化(CMP )抛光操作期间确保满意的平坦型实现。图3示出带有密度屈从结构的保护环的截面图。保护环16可以具有包括两个二极管(例如，环形ρ-η结)的结构。每一个二极管可以具有第一(P型)端子和第二(η型)端子。这两个二极管的第二端子可以在两个二极管之间共享。这两个二极管可以被布置在反 向偏置状态下。使用按此方式排列的两个二极管形成的保护环可以防止噪声信号通过，因为两个二极管均处于反向偏置状态(例如，通过可忽略的的状态)并且因为以相反方向形成两个二极管(例如，η型端子被共享)。保护环16可以包括形成在集成电路10的衬底中的区域36、38和40。区域36、38和40可以被STI结构28隔开。保护环16可以从两侧(S卩，沿着保护环的内边缘和外边缘两者)被场STI结构29包围。区域36、38和40包括分别形成在衬底中的第一 P阱、η阱和第二 ρ阱。如果期望，则区域36、38和40的掺杂类型可以相反。例如，区域36和40可以是ρ型区域，38可以具有相反的掺杂类型(即，η型)。区域36和38可以形成第一 ρ-η结(例如，ρ-η 二极管)，并且区域40和38可以形成第二 ρ-η结。第一和第二二极管的η型端子(例如，区域38)可以被共享。密度屈从结构可以被形成以帮助确保在CMP操作期间适当的平坦化，密度屈从结构可以包括STI区域28和相关联的虚设多晶硅栅极结构44的图案。在每一个区域(例如，区域36、38和40)中，可以在与每一个区域接壤的环形STI结构之间形成多个附加STI结构28。如果期望，则可以在区域36和40中形成超过三个STI结构28。可以在不存在多个附加STI结构28的区域36和40的表面处形成诸如POD区域4本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：B·詹森，C·Y·朱，
申请(专利权)人：阿尔特拉公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。