一种集成电路及其保护电路制造技术

本实用新型专利技术公开了一种集成电路的保护电路，包括：将自身接地节点通过第一隔离器件接入电源地的电路模块；在集成电路输入负电压时处于截止状态的第一隔离器件；提供电压参考基点的电源地；本实用新型专利技术同时还公开了一种集成电路，通过本实用新型专利技术的方案，能够在集成电路输入负电压时，使集成电路的接地节点与电源地隔离，避免在集成电路中的PN结产生正向偏置电压，从而防止PN结电流过大，保护集成电路免于烧毁。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及电路保护技术,尤其涉及一种集成电路(IC, IntegratedCircuit)及其保护电路。
技术介绍
随着电子工业的迅猛发展，越来越多的集成电路被应用于各种通信、电子设备。集成电路是将晶体管、二极管等等有源元件和电阻器、电容器等无源元件，按照一定的电路互连，集成在一块晶圆(wafer)上。大多数集成电路的晶圆采用P型掺杂衬底(P_sub,P_typedoping substrate),该P_sub通常默认连接电源地(接地)。在集成电路输入负电压如输入电压为-6V，该集成电路的晶圆中P-sub接地，N阱(Nwell)接入的电压为输入电压时，集成电路中的PN结(PNjunction)JP P_sub与N阱之 间将会产生正向偏置电压，如6V的正向偏置电压，导致PN结有过大电流通过，烧毁集成电路。
技术实现思路
有鉴于此，为解决现有技术中集成电路输入负电压时PN结电流过大的问题，本技术的主要目的在于提供一种集成电路及其保护电路。为达到上述目的，本技术的技术方案是这样实现的本技术提供的一种集成电路的保护电路，该保护电路包括将自身接地节点通过第一隔离器件接入电源地的电路模块；在集成电路输入负电压时处于截止状态的第一隔离器件；提供电压参考基点的电源地。本技术提供的一种集成电路，该集成电路包括将自身接地节点通过第一隔离器件接入电源地的电路模块；在集成电路输入负电压时处于截止状态的第一隔离器件。本技术提供的一种集成电路的保护电路，该电路包括通过第二隔离器件接入输入电压的电路模块；在输入电压为负电压时处于截止状态的第二隔离器件；提供电压参考基点的电源地。上述方案中，所述第二隔离器件为在输入电压为正电压时处于导通状态的隔离器件。上述方案中，所述第二隔离器件为肖特基二极管，所述肖特基二极管的正极连接所述电路模块的电压输入节点，负极连接所述电路模块的输入电压需求节点。上述方案中，所述第二隔离器件为PMOS (P-Mental-Oxide-Semiconductor),所述PMOS的栅极连接电源地，源极连接所述电路模块的电压输入节点，漏极连接所述电路模块的输入电压需求节点。本技术提供的一种集成电路，该集成电路包括通过第二隔离器件接入输入电压的电路模块；在输入电压为负电压时处于截止状态的第二隔离器件。上述方案中，所述第二隔离器件为在输入电压为正电压时处于导通状态的隔离器件。上述方案中，所述第二隔离器件为肖特基二极管，所述肖特基二极管的正极连接所述电路模块的电压输入节点，负极连接所述电路模块的输入电压需求节点。上述方案中，所述第二隔离器件为PM0S，所述PMOS的栅极连接电源地，源极连接所述电路模块的电压输入节点，漏极连接所述电路模块的输入电压需求节点。本技术提供的集成电路及其保护电路，包括将自身接地节点通过第一隔离 器件接入电源地的电路模块；在集成电路输入负电压时处于截止状态的第一隔离器件；提供电压参考基点的电源地；如此，能够在集成电路输入负电压时，使集成电路的接地节点与电源地隔离，避免在集成电路中的PN结产生正向偏置电压，从而防止PN结电流过大，保护集成电路免于烧毁。附图说明图I为本技术一种实施方案实现的集成电路的保护电路示意图；图2为本技术实施例一的集成电路的保护电路示意图；图3为本技术实施例二的集成电路的保护电路示意图；图4为本技术实施例二中将第一隔离器件、稳压二极管、电阻与CMOS反相器电路集成在一个晶圆上的结构示意图；图5为本技术另一种实施方案实现的集成电路的保护电路示意图；图6为本技术实施例三的集成电路的保护电路示意图；图7为本技术实施例四的集成电路的保护电路示意图。具体实施方式下面通过附图及具体实施例对本技术做进一步的详细说明。本技术一种实施方案的基本思想是在集成电路的接地节点与电源地之间设置第一隔离器件，所述第一隔离器件在集成电路输入负电压时处于截止状态，将所述接地节点与电源地隔离。本技术一种实施方案实现的集成电路的保护电路，如图I所示，该电路包括电路模块11、第一隔离器件12、电源地13 ;其中，所述电路模块11，配置为将自身接地节点通过第一隔离器件12接入电源地13 ；所述第一隔离器件12，配置为在集成电路输入负电压时处于截止状态，将所述电路模块11的接地节点与电源地13隔离；所述电源地13，配置为提供电压参考基点；所述第一隔离器件12，还配置为在集成电路输入正电压时处于导通状态，将所述电路模块11的接地节点与电源地13接通；所述电源地13如集成电路所在的印制电路板的地节点等；所述第一隔离器件12可以是二极管，如肖特基二极管，或者金属氧化物半导体场效应晶体管(MOS, Metal-Oxid-Semiconductor),如 NMOS(N-Mental-Oxide-Semiconductor)，等等；当所述第一隔离器件12为肖特基二极管时，所述肖特基二极管的正极连接所述电路模块11的接地节点，负极连接所述电源地13 ；当所述第一隔离器件为NMOS时，所述NMOS的栅极连接集成电路的电压输入节点，源极连接所述电路模块11的接地节点，漏极连接所述电源地13 ;所述电压输入节点为集成电路的输入电压接入端；进一步地，所述NMOS的栅极与源极间还连接稳压二极管，所述稳压二极管配置为稳定栅极电压；所述NMOS的栅极与集成电路的电压输入节点之间还连接电阻，所述电阻配置为限制通过所述稳压二极管的电流；所述集成电路的电路模块11可以是任何的功能电路，如反相器电路、或比较器电路、或开关管电路等。实施例一如图2所示，所述集成电路的电路模块11为互补金属氧化物半导体(CMOS, Complementary Metal Oxide Semiconductor)反相器电路，所述第一隔离器件为肖特基二极管Dl，所述肖特基二极管Dl的正极连接CMOS反相器电路的接地节点VSS、即所述CMOS反相器电路中NMOS M2的源极，负极连接电源地GND ;所述CMOS反相器电路的电源节点VDD与电压输入节点VIN连接，当电压输入节点VIN输入正电压时，所述CMOS反相器电路中 PMOS (P-Mental-Oxide-Semiconductor)Ml 截止,NM0SM2 导通,所述肖特基二极管 Dl 导通，所述NM0SM2的P-sub与电源地GND接通，在输出节点VOUT输出电压为O ;当电压输入节点VIN输入负电压时，所述CMOS反相器电路中PM0SM1导通，NM0SM2截止，肖特基二极管Dl截止，CMOS反相器电路的接地节点VSS与电源地GND隔离，NM0SM2的P_sub与电源地GND隔离，在输出节点VOUT输出电压为电压输入节点VIN的电压，从而所述集成电路中的PN结不会产生正向偏置电压，也就没有过大电流通过所述PN结；在实施例一中，通常可以将肖特基二极管Dl与所述CMOS反相器电路集成在一个晶圆上，作为一个集成电路。实施例二 如图3所示，所述集成电路的电路模块11为CMOS反相器电路，所述第一隔离器件为NM0SM3，所述NM0SM3的源极连接CMOS反相器电路的接地节点VSS、即所述CMOS反相器电路中NM0SM2的源极，漏极连接电源地GND本文档来自技高网...

【技术保护点】
一种集成电路的保护电路，其特征在于，该保护电路包括：将自身接地节点通过第一隔离器件接入电源地的电路模块；在集成电路输入负电压时处于截止状态的第一隔离器件；提供电压参考基点的电源地。

【技术特征摘要】

【专利技术属性】
技术研发人员：郑石德，孙亚亚，史蒂文·莱比格尔，T·戴格尔，J·L·斯图兹，
申请(专利权)人：快捷半导体苏州有限公司，
类型：实用新型
国别省市：