【技术实现步骤摘要】
本技术属于集成电路
，具体涉及一种新型的应用分形理论的接地屏蔽结构，而此分形屏蔽接地结构主要应用于射频集成电路的单元电路。
技术介绍
随着CMOS射频集成电路的快速发展，高性能/低功耗/集成度的要求越来越高。而单元电路如低噪声放大器、压控振荡器、混频器、中频滤波器，功率放大器等是整个电路成功的基础，在这其中片上电感/变压器又是必不可少的元件，因此，其设计和优化已成为整个电路成功设计的关键之一。评价电感/变压器性能的一个重要指标是品质因数Q，它定义为电感在一个周期内存储的能量和损耗能量的比值，电感的Q值越大，表示该电感的质量越好。在片电感/变压器一般通过金属薄膜在硅衬底上绕制而成，因此它们是一个比较开放性的结构，其工作时候的电场和磁场会渗透到整个衬底之中，从而在衬底中以及衬底表面的区域产生反方向的感应电流，会反作用于金属线圈，会相对降低电感线圈的L值，同时也会导致额外的衬底能量损耗，降低了电感/变压器Q值。如果能够有效的减小参透到衬底的电磁场，对于减小损耗，提高电感/变压器线圈的L值和Q值以及减小变压器的插入损耗IL，是有很大影响。
技术实现思路
由上述可知，本...
【技术保护点】
.一种新型的分形图案接地屏蔽结构，应用于射频集成电路，其特征在于：该分形图案接地屏蔽结构位于线圈绕成的电感或变压器的中心部分，采用底层的薄金属层，利用分形理论在基本图形单元的基础上，构造多阶的图案接地屏蔽层。
【技术特征摘要】
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。