光子集成芯片匹配电路的三维封装装置制造方法及图纸

本发明专利技术公开了一种光子集成芯片匹配电路的三维封装装置，包括：一第一载体基片；一第一微波传输线阵列，蒸镀在该第一载体基片的上表面，用于给光子集成芯片提供偏置电压和高频调制信号；一第二载体基片，与该第一载体基片垂直或成一定角度，形成三维立体结构；一第二微波传输线阵列，蒸镀在该第二载体基片的下表面，且与该第一微波传输线阵列的电极相匹配并进行焊接或烧结；一电极阵列，蒸镀在该第二载体基片的一个侧面或相对的两个侧面；以及一微波电路。本发明专利技术克服光子集成芯片阵列封装时因阵列芯片间距限制导致的匹配电路尺寸受限的问题，突破微波电路的传统设计只在二维平面的局限，增加电路设计的维度，为微波电路的设计预留空间。

【技术实现步骤摘要】

本专利技术属于光电子器件领域，更具体说是光子集成芯片匹配电路的三维封装装置。
技术介绍
目前，由分立光电子器件构建的光网络设备难以适应飞速发展的光纤通信网络，光子集成芯片(PIC)是实现大容量、低功耗光网络所必须依赖的技术。为了将外部微波信号有效地加载到光子集成芯片上，要求过渡热沉有高效率低反射低损耗的阻抗匹配微波电路。与分立器件显著不同，超高集成度使集成器件尺度缩小到微纳量级，这对器件的研制和封装提出了更为严格的要求。当前分立器件封装所经常采用的微波波导的电路设计·在阵列封装中并不适用。如果采用单路封装常用的共面波导传输线或者微带传输线电路，在传输线末端并联匹配电阻，则匹配电阻由于多路集成器件的尺寸限制难以加工。如果采用金丝将电极引出，由于器件尺寸限制，又会出现因为金丝过长以及直径过细而导致明显的电感效应，引入较多寄生参数，影响整个阵列的高频性能。此外，由于超高集成度造成的管芯阵列散热问题，也可通过本专利技术达到改善。
技术实现思路
(一 )要解决的技术问题有鉴于此，本专利技术的主要目的在于提供一种光子集成芯片匹配电路的三维封装装置，以克服光子集成芯片阵列封装时因阵列芯片间距限制导致的匹配电路尺寸受限的问题，突破微波电路的传统设计只在二维平面的局限，增加电路设计的维度，为微波电路的设计预留空间。( 二 )技术方案为达到上述目的，本专利技术提供了一种光子集成芯片匹配电路的三维封装装置，包括—第一载体基片I ;一第一微波传输线阵列2，蒸镀在该第一载体基片I的上表面，用于给光子集成芯片提供偏置电压和高频调制信号；—第二载体基片3,与该第一载体基片I垂直或成一定角度,形成三维立体结构；一第二微波传输线阵列4，蒸镀在该第二载体基片3的下表面，且与该第一微波传输线阵列2的电极相匹配并进行焊接或烧结；一电极阵列5，蒸镀在该第二载体基片3的一个侧面或相对的两个侧面；以及一微波电路6。上述方案中，其中该第一载体基片I和该第二载体基片3采用的材料是氮化铝、氮化铍、氧化铝、金刚石、氧化铍或碳化硅。上述方案中，其中该第一微波传输线阵列2和该第二微波传输线阵列4中的传输线单元采用的是共面波导或微带传输线。上述方案中，其中该电极阵列5的边缘几何尺寸与该第二微波传输线阵列4中的信号电极阵列相连接并过渡。上述方案中，其中该微波电路6是阻抗匹配电路、直流偏置电路或其他微波封装电路。(三)有益效果 从上述技术方案可以看出，本专利技术具有以下有益效果I、本专利技术提供的这种光子集成芯片匹配电路的三维封装装置，克服了光子集成芯片阵列封装时因阵列芯片间距限制导致的匹配电路尺寸受限的问题，突破了微波电路的传统设计只在二维平面的局限，增加了电路设计的维度，为微波电路的设计预留了极大的空间。2、本专利技术提供的这种光子集成芯片匹配电路的三维封装装置，既减少了器件模块的反射参量，又减少了金丝数量和长度，提高了微波信号的调制效率，实现了光子集成芯片的阻抗匹配，适用于多路并行激光器、电吸收调制器等多种器件集成结构的封装。3、本专利技术提供的这种光子集成芯片匹配电路的三维封装装置，光子集成阵列芯片的过渡热沉散热面积扩大，散热能力大大增强。附图说明为进一步说明本专利技术的
技术实现思路
，以下结合实施例及附图对本专利技术作进一步说明，其中图I是本专利技术提供的光子集成芯片匹配电路的三维封装装置的结构示意图。图2-1，图2-2，图2-3是本专利技术一种光子集成芯片匹配电路的三维封装装置的一个实施例示意图，是一种电吸收调制激光器阵列封装的阻抗匹配电路。图3是该用于电吸收调制激光器阵列封装的阻抗匹配电路的第二载体基片3及蒸镀在第二载体基片3表面的微波电路示意图。图4是该用于电吸收调制激光器阵列封装的阻抗匹配电路的第一载体基片I及蒸镀在第一载体基片I表面的微波电路不意图。图5-1，图5-2是本专利技术一种光子集成芯片匹配电路的三维封装装置的一个实施例示意图，是一种直接调制激光器阵列封装的偏置电路与阻抗匹配电路。图6是该用于直接调制激光器阵列封装的偏置电路与阻抗匹配电路的第二载体基片3及蒸镀在第二载体基片3表面的微波电路示意图。图7是该用于直接调制激光器阵列封装的偏置电路与阻抗匹配电路的第一载体基片I及蒸镀在第一载体基片I表面的微波电路不意图。具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术进一步详细说明。如图I所示，图I是本专利技术提供的光子集成芯片匹配电路的三维封装装置的结构示意图，该装置包括一第一载体基片I ;一第一微波传输线阵列2，蒸镀在该第一载体基片I的上表面，用于给光子集成芯片提供偏置电压和高频调制信号；一第二载体基片3，与该第一载体基片I垂直或成一定角度，形成三维立体结构；一第二微波传输线阵列4,蒸镀在该第二载体基片3的下表面，且与该第一微波传输线阵列2的电极相匹配并进行焊接或烧结；一电极阵列5，蒸镀在该第二载体基片3的一个侧面或相对的两个侧面；以及一微波电路6。其中，该第一载体基片I和该第二载体基片3采用的材料是氮化铝、氮化铍、氧化招、金刚石、氧化铍或碳化娃。该第一微波传输线阵列2和该第二微波传输线阵列4中的传输线单元采用的是共面波导或微带传输线。该电极阵列5的边缘几何尺寸与该第二微波传输线阵列4中的信号电极阵列相连接并过渡。该微波电路6是阻抗匹配电路、直流偏置电路或其他微波封装电路。 参阅图2 图4的实施例一，本专利技术是一种光子集成芯片匹配电路的三维封装装置，实施例一是一种用于电吸收调制激光器阵列封装的阻抗匹配电路，其特征在于，其中包括一第一载体基片I ;其中该第一载体基片I可采用氮化铝或氮化铍或氧化铝或金刚石或氧化铍或碳化硅材料。—第一微波传输线阵列2，该第一微波传输线阵列2蒸镀在第一载体基片I的上表面，该第一微波传输线阵列2的每个传输线单元采用的是共面波导或微带传输线；该第一微波传输线阵列2用来给光子集成芯片提供偏置电压和高频调制信号；在此实施例中，该第一微波传输线阵列2用来给光子集成芯片中的电吸收调制器阵列提供反向偏置电压和高频调制信号，如图4，第一微波传输线阵列2采用共面波导结构，有12个传输线单元。一第二载体基片3 ;其中该第二载体基片可采用氮化铝或氮化铍或氧化铝或金刚石或氧化铍或碳化硅材料。一第二微波传输线阵列4，该第二微波传输线阵列4蒸镀在第二载体基片3的下表面，该第二微波传输线阵列4的每个传输线单元采用的是共面波导或微带传输线；与第一微波传输线阵列2的电极相匹配并进行焊接或烧结；使得第一微波传输线阵列2的每个信号电极单元与第二微波传输线阵列4的与之对应的信号电极单元接触良好，相应的地电极也接触良好，如图3、图4中的2-1与4-1，2-2与4-2。一电极阵列5，该电极阵列5蒸镀在第二载体基片3的一个侧面或者相对的两个侧面；其边缘几何尺寸与第二微波传输线阵列4中的信号电极阵列相连接并过渡，如图3中的5-1与4-1，5-2与4-2，在该实施例中，电极阵列5蒸镀在第二载体基片3的两个侧面，共有12个信号电极单元。一薄膜电阻阵列6，该薄膜电阻阵列6制作在第二载体基片3上，其材料为氮化钽或镍鉻合金。该薄膜电阻阵列6与电极阵列5对应连接，接触良好，如图例3中的6-1与5-1，6-2与5-2，该薄膜电阻阵列6中的每个电阻单元的形状，可以是矩形扇形等规本文档来自技高网...

【技术保护点】
一种光子集成芯片匹配电路的三维封装装置，其特征在于，包括：一第一载体基片(1)；一第一微波传输线阵列(2)，蒸镀在该第一载体基片(1)的上表面，用于给光子集成芯片提供偏置电压和高频调制信号；一第二载体基片(3)，与该第一载体基片(1)垂直或成一定角度，形成三维立体结构；一第二微波传输线阵列(4)，蒸镀在该第二载体基片(3)的下表面，且与该第一微波传输线阵列(2)的电极相匹配并进行焊接或烧结；一电极阵列(5)，蒸镀在该第二载体基片(3)的一个侧面或相对的两个侧面；以及一微波电路(6)。

【技术特征摘要】

【专利技术属性】
技术研发人员：祝宁华，王佳胜，刘建国，刘宇，
申请(专利权)人：中国科学院半导体研究所，
类型：发明
国别省市：