光子集成芯片匹配电路的三维封装装置制造方法及图纸

技术编号:8162595 阅读:543 留言:0更新日期:2013-01-07 20:10
本发明专利技术公开了一种光子集成芯片匹配电路的三维封装装置,包括:一第一载体基片;一第一微波传输线阵列,蒸镀在该第一载体基片的上表面,用于给光子集成芯片提供偏置电压和高频调制信号;一第二载体基片,与该第一载体基片垂直或成一定角度,形成三维立体结构;一第二微波传输线阵列,蒸镀在该第二载体基片的下表面,且与该第一微波传输线阵列的电极相匹配并进行焊接或烧结;一电极阵列,蒸镀在该第二载体基片的一个侧面或相对的两个侧面;以及一微波电路。本发明专利技术克服光子集成芯片阵列封装时因阵列芯片间距限制导致的匹配电路尺寸受限的问题,突破微波电路的传统设计只在二维平面的局限,增加电路设计的维度,为微波电路的设计预留空间。

【技术实现步骤摘要】

本专利技术属于光电子器件领域,更具体说是光子集成芯片匹配电路的三维封装装置
技术介绍
目前,由分立光电子器件构建的光网络设备难以适应飞速发展的光纤通信网络,光子集成芯片(PIC)是实现大容量、低功耗光网络所必须依赖的技术。为了将外部微波信号有效地加载到光子集成芯片上,要求过渡热沉有高效率低反射低损耗的阻抗匹配微波电路。与分立器件显著不同,超高集成度使集成器件尺度缩小到微纳量级,这对器件的研制和封装提出了更为严格的要求。当前分立器件封装所经常采用的微波波导的电路设计·在阵列封装中并不适用。如果采用单路封装常用的共面波导传输线或者微带传输线电路,在传输线末端并联匹配电阻,则匹配电阻由于多路集成器件的尺寸限制难以加工。如果采用金丝将电极引出,由于器件尺寸限制,又会出现因为金丝过长以及直径过细而导致明显的电感效应,引入较多寄生参数,影响整个阵列的高频性能。此外,由于超高集成度造成的管芯阵列散热问题,也可通过本专利技术达到改善。
技术实现思路
(一 )要解决的技术问题有鉴于此,本专利技术的主要目的在于提供一种光子集成芯片匹配电路的三维封装装置,以克服光子集成芯片阵列封装时因阵列芯片间距限制导致本文档来自技高网...

【技术保护点】
一种光子集成芯片匹配电路的三维封装装置,其特征在于,包括:一第一载体基片(1);一第一微波传输线阵列(2),蒸镀在该第一载体基片(1)的上表面,用于给光子集成芯片提供偏置电压和高频调制信号;一第二载体基片(3),与该第一载体基片(1)垂直或成一定角度,形成三维立体结构;一第二微波传输线阵列(4),蒸镀在该第二载体基片(3)的下表面,且与该第一微波传输线阵列(2)的电极相匹配并进行焊接或烧结;一电极阵列(5),蒸镀在该第二载体基片(3)的一个侧面或相对的两个侧面;以及一微波电路(6)。

【技术特征摘要】

【专利技术属性】
技术研发人员:祝宁华王佳胜刘建国刘宇
申请(专利权)人:中国科学院半导体研究所
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1