【技术实现步骤摘要】
本专利技术属于集成电路领域，具体涉及一种能减小集成电路的电源噪声的半导体芯片。
技术介绍
随着超大规模集成电路进入深亚微米，CMOS工艺的技术节点从65nm,45nm向32nm、22nm推进，CMOS芯片一直朝着低电压的方向在发展，其I/O供电电压从5V、3. 3V、2. 5V到90nm的I. 8V，核的供电电压从5V降到90nm的IV。芯片供电电压一路下降导致芯片能容忍的电源噪声容限持续缩小，芯片对供电系统在时域和频域的干扰更加敏感。另一方面，集成电路芯片容纳的晶体管数量不断增加，要驱动所有这些晶体管工作需要更大的电流，同·时芯片产生的瞬态开关噪声电流增加；而且晶体管开关速度的增加，使得瞬态开关噪声电流的频率分布的带宽更宽，所以集成电路芯片产生更大的电源噪声电压(dV = L*dl/dt)，同时其频域分布更广。通常采用在芯片-封装-PCB板各级供电系统中添加不同形式的电容来抑制电源噪声，这些电容称为退耦电容。从电容存储电荷的角度来说，退耦电容为芯片提供瞬态电流供应，即退耦电容向芯片放电，以保证芯片电压稳定。退耦电容能为芯片提供瞬态电流的速度和大小受限于放电路径...
【技术保护点】
一种半导体芯片，其特征在于，包括：一半导体衬底以及若干穿透半导体衬底的导电硅通孔；所述半导体衬底上设有平板电容结构。
【技术特征摘要】
【专利技术属性】
技术研发人员：李宝霞，万里兮，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。