一种半导体芯片制造技术

公开了一种半导体芯片，包括：一半导体衬底以及若干穿透半导体衬底的导电硅通孔；所述半导体衬底上设有平板电容结构。本发明专利技术通过提高芯片上电源分配网络超宽带退耦能力，在超宽频带范围增强半导体芯片抑制电源噪声的产生和互扰，以及抵御外来电源噪声干扰的能力，从而提高半导体芯片性能。

【技术实现步骤摘要】

本专利技术属于集成电路领域，具体涉及一种能减小集成电路的电源噪声的半导体芯片。
技术介绍
随着超大规模集成电路进入深亚微米，CMOS工艺的技术节点从65nm,45nm向32nm、22nm推进，CMOS芯片一直朝着低电压的方向在发展，其I/O供电电压从5V、3. 3V、2. 5V到90nm的I. 8V，核的供电电压从5V降到90nm的IV。芯片供电电压一路下降导致芯片能容忍的电源噪声容限持续缩小，芯片对供电系统在时域和频域的干扰更加敏感。另一方面，集成电路芯片容纳的晶体管数量不断增加，要驱动所有这些晶体管工作需要更大的电流，同·时芯片产生的瞬态开关噪声电流增加；而且晶体管开关速度的增加，使得瞬态开关噪声电流的频率分布的带宽更宽，所以集成电路芯片产生更大的电源噪声电压(dV = L*dl/dt)，同时其频域分布更广。通常采用在芯片-封装-PCB板各级供电系统中添加不同形式的电容来抑制电源噪声，这些电容称为退耦电容。从电容存储电荷的角度来说，退耦电容为芯片提供瞬态电流供应，即退耦电容向芯片放电，以保证芯片电压稳定。退耦电容能为芯片提供瞬态电流的速度和大小受限于放电路径上的寄生电感量和退耦电容的容量。从阻抗角度来说，退耦电容能降低电源分配网络的输入阻抗，其频率响应范围同样受限于电容容量和寄生电感量。PCB板上表面贴装(SMT)分立电容由于有较大的寄生电感，有效工作频率不超过100MHz。集成电路中也设计有用于电源噪声抑制的片上退耦电容，与封装和PCB板层面上退耦电容相比较，片上退耦电容的寄生电感较小，有效工作频率可超过GHz以上，但受到集成电路芯片尺寸和集成电路工艺的约束，目前片上退耦电容的数量和容值非常有限。所以在宽频带范围实现集成电路芯片电源噪声的有效抑制是一个迫切的问题。
技术实现思路
本专利技术的目的在于提供一种半导体芯片结构，包括一半导体衬底以及若干穿透半导体衬底的导电硅通孔；所述半导体衬底上设有平板电容结构。进一步，所述半导体衬底的正面表面上设有一半导体芯片的电路区域；所述电路区域上设有一金属分布层；所述半导体衬底的背面表面上设有一封装金属再分布层；所述平板电容结构设在所述封装金属再分布层上；所述金属分布层通过所述电硅通孔与所述封装金属再分布层电连接。进一步，所述金属分布层的金属布线包括电源线、地线和信号线；所述导电硅通孔至少包括至少一个电源硅通孔和至少一个地硅通孔；所述导电硅通孔包括信号硅通孔或不包括信号硅通孔；所述电源硅通孔承载半导体芯片所需的供电电压；所述地硅通孔承载半导体芯片所需的与所述供电电压相对应的地电位；所述电源硅通孔与所述电源线连接，所述地硅通孔与所述地线连接，所述信号硅通孔与所述信号线连接。进一步，所述封装金属再分布层包括至少两个金属层和至少一个高介电常数介质层，其中，两个所述金属层与一个所述高介电常数介质层构成一个“三明治”结构；所述“三明治”结构构成一个所述平板电容结构；所述“三明治”结构中的所述高介电常数介质层位于所述两个金属层之间；所述“三明治”结构中一金属层与所述电源硅通孔电连接形成电源平面层；另一金属层与所述地硅通孔电连接形成地平面层； 进一步，所述封装金属再分布层包含多个金属层、多个高介电常数介质层和多个金属间介质层；其中，三个所述金属层与两个高介电常数介质层构成一个地平面层-电源平面层-地平面层结构；所述地平面层-电源平面层-地平面层结构构成一个由两个所述平板电容结构相并联的结构；所述地平面层-电源平面层-地平面层结构中的所述三个金属层与所述两个高介电常数介质层按照金属层、高介电常数介质层、金属层、高介电常数介质层、金属层依次排列；所述地平面层-电源平面层-地平面层结构位于所述封装金属再分布层的顶部、中部或底部；所述地平面层-电源平面层-地平面层结构中的第一个金属层与所述地硅通孔电连接构成地平面层；第二个金属层与所述电源硅通孔电连接构成电源平面层；第三个金属层与所述地硅通孔电连接构成地平面层；进一步，所述封装金属再分布层包括多个金属层、多个高介电常数介质层、多个金属间介质层；其中，每一个所述高介电常数介质层与其两侧的两个所述金属层构成一个“三明治”结构；每一个所述“三明治”结构构成一个所述平板电容结构；所述“三明治”结构中的所述高介电常数介质层位于所述两个金属层之间；所述“三明治”结构位于所述封装金属再分布层的顶部、中部或底部；所述“三明治”结构中一金属层与所述电源硅通孔电连接形成电源平面层；另一金属层与所述地硅通孔电连接形成地平面层；多个所述电源平面层和多个所述地平面层构成不同的排列组合结构；进一步，多个与所述信号硅通孔连接的金属层和金属间介质层将所述排列组合结构在空间上隔离成多个电源平面层、地平面层的子排列组合。最小的所述子排列组合包括地平面层-电源平面层或电源平面层-地平面层。进一步，所述排列组合包括地平面层-电源平面层-地平面层-电源平面层、电源平面层-地平面层-电源平面层-地平面层、或地平面层-电源平面层-地平面层-电源平面层-地平面层。进一步，多个所述电源平面之间是短路的；多个所述地平面之间是短路的。进一步，所述封装金属再分布层可以包括多个金属层、多个高介电常数介质层或所述所述封装金属再分布层可以包括多个金属层、多个高介电常数介质层和至少一个金属间介质层；其中，每一个所述高介电常数介质层与其两侧的两个所述金属层构成一个“三明治”结构；所述“三明治”结构构成一个所述平板电容结构；所述“三明治”结构中的所述高介电常数介质层位于所述两个金属层之间；所述“三明治”结构中一金属层与所述电源硅通孔电连接形成电源平面层；另一金属层与所述地硅通孔电连接形成地平面层；多个所述电源平面层和多个所述地平面层构成不同的排列组合结构；所述排列组合包括地平面层-电源平面层-地平面层-电源平面层、电源平面层-地平面层-电源平面层-地平面层、或地平面层-电源平面层-地平面层-电源平面 层-地平面层；多个与所述信号硅通孔连接的金属层和金属间介质层将所述排列组合结构在空间上隔离成多个电源平面层、地平面层的子排列组合。最小的所述子排列组合包括地平面层-电源平面层或电源平面层-地平面层。进一步，所述半导体芯片需要至少两个具有相同伏值的电压隔离供电；所述导电硅通孔包括至少两个穿透半导体衬底的电源硅通孔、至少两个穿透半导体衬底的地硅通孔；所述电源硅通孔承载至少两个半导体芯片所需的相隔离供电的电压；所述地硅通孔承载与所述至少两个与半导体芯片所需的隔离供电的电压相对应的地电位；所述封装金属再分布层包括至少两个金属层和至少一个高介电常数介质层，其中，两个所述金属层与一个所述高介电常数介质层构成一个“三明治”结构；所述“三明治”结构构成一个所述平板电容结构；所述“三明治”结构中的所述高介电常数介质层位于所述两个金属层之间；所述“三明治”结构中一金属层与所述电源硅通孔电连接形成电源平面层；另一金属层与所述地硅通孔电连接形成地平面层；所述承载相隔离供电电压的电源硅通孔和承载与相隔离供电电压相对应的地电位的地硅通孔与所述平板电容结构的接触点在所述平板电容结构表面上呈区域化分布。进一步，所述半导体芯片需要至少两个电压隔离供电；所述导电硅通孔包括至少两个穿透半导体衬底的电源硅通孔、至少两个穿透半导体衬底的地硅本文档来自技高网...

【技术保护点】
一种半导体芯片，其特征在于，包括：一半导体衬底以及若干穿透半导体衬底的导电硅通孔；所述半导体衬底上设有平板电容结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：李宝霞，万里兮，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：